

PATENT ABSTRACTS OF JAPAN

(11) Publication number : 2003-338724

(43) Date of publication of application : 28. 11. 2003

(51) Int. CI. H03H 7/42

H01P 5/10

H03H 9/145

H03H 9/64


(21) Application number : 2003-066389 (71) Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22) Date of filing : 12. 03. 2003 (72) Inventor : NAKAMURA HIROYUKI
NAKATANI TOSHIBUMI
ISHIZAKI TOSHIO

(30) Priority

Priority 2002071861 Priority 15. 03. 2002 Priority JP
number : date : country :

(54) BALANCED HIGH-FREQUENCY DEVICE AND BALANCED HIGH-FREQUENCY CIRCUIT USING THE SAME



(57) Abstract:

PROBLEM TO BE SOLVED: To solve the problem of balance characteristic deteriorating in a balanced device.

SOLUTION: A balanced element 102, having an input terminal IN for inputting a signal and outputting terminals OUT1 and OUT2 for outputting a signal and a phase circuit 103 are provided. At least one of the input terminal IN and output terminals OUT1 and OUT2 is a balanced input terminal or the balanced output terminals OUT1 and OUT2. The phase circuit 103 is electrically connected between the balanced input terminals or between the balanced output terminals OUT1 and OUT2. The phase circuit 103 reduces the in-phase signal components of a signal.

LEGAL STATUS

[Date of request for examination] 20.02.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3748556

[Date of registration] 09.12.2005

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C) ; 1998, 2003 Japan Patent Office

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
 2. **** shows the word which can not be translated.
 3. In the drawings, any words are not translated.
-

CLAIMS

[Claim(s)]

[Claim 1] It has the balanced type component which has the input terminal which inputs a signal, and the output terminal which outputs a signal, and a phase circuit, and is the balanced type high frequency device of said input terminal and said output terminal with which either is a balanced blocking force terminal or a balanced type output terminal at least, said phase circuit is electrically connected between said balanced blocking force terminals or between said balanced type output terminals, and said phase circuit reduces the inphase signal component of said signal.

[Claim 2] Said phase circuit is a balanced type high frequency device according to claim 1 which is the resonance circuit which resonates in a predetermined frequency.

[Claim 3] Said resonance circuit is a balanced type high frequency device according to claim 2 which is the series resonant circuit which carries out series resonance to a ground plane to the inphase signal component of said signal.

[Claim 4] Said resonance circuit is a balanced type high frequency device according to claim 2 which is the parallel resonant circuit which carries out parallel resonance to a ground plane to the differential signal component of said signal.

[Claim 5] Said phase circuit is a balanced type high frequency device including the matching circuit to the differential signal component of said signal according to claim 2 to 4.

[Claim 6] Said phase circuit is a balanced type high frequency device according to claim 2 to 4 constituted by the transmission line.

[Claim 7] The track length of said transmission line is a balanced type high frequency device according to claim 6 which is the following $(3\lambda/4 + n\lambda)$ above $(\lambda/4 + n\lambda)$ when λ is made into wavelength and it makes n an integer.

[Claim 8] The track length of said transmission line is a balanced type high frequency device according to claim 7 which is the following $(5\lambda/8 + n\lambda)$ above $(3\lambda/8 + n\lambda)$ when λ is made into wavelength and it makes n an integer.

[Claim 9] The track length of said transmission line is a balanced type high frequency device according to claim 8 which is $\lambda/2$ on parenchyma.

[Claim 10] Said phase circuit is a balanced type high frequency device according to claim 9 by which it is operating [operate as a series resonant circuit of tip disconnection $\lambda/4$ track on parenchyma, and / about the differential signal component of said signal / on

parenchyma / as a parallel resonant circuit of tip termination lambda / 4 track]-about inphase signal component of said signal characterized.

[Claim 11] Said phase circuit is a balanced type high frequency device according to claim 2 to 4 with which it is constituted by at least three impedance components, and the impedance to the ground plane of the inphase signal component of said signal is set up about the impedance with the ground plane of said balanced blocking force terminal or said balanced type output terminal lower than the impedance to the ground plane of the differential signal component of said signal.

[Claim 12] The 1st impedance component is connected between one side of said balanced blocking force terminal or one side of said balanced type output terminal, and a ground plane. The 2nd impedance component is connected between another side of said balanced blocking force terminal or another side of said balanced type output terminal, and a ground plane. The 3rd impedance component is connected between said balanced blocking force terminals or between said balanced type output terminals. The balanced type high frequency device according to claim 11 with which the polarities of the imaginary part of the impedance of said 1st and 2nd impedance component and the imaginary part of the impedance of said 3rd impedance component differ.

[Claim 13] About the differential signal component of said signal, said 1st impedance component, said 3rd impedance component and said 2nd impedance component, and said 3rd impedance component are a balanced type high frequency device according to claim 12 characterized by forming a parallel resonant circuit to a ground plane in a predetermined frequency, respectively.

[Claim 14] It is the balanced type high frequency device according to claim 12 which is less than [$2xZ_0$], respectively when the impedance of another side of one side of said balanced blocking force terminal or the impedance of one side of said balanced type output terminal and a ground plane, and said balanced blocking force terminal or another side of said balanced type output terminal, and a ground plane sets a characteristic impedance to Z_0 about the inphase signal component of said signal.

[Claim 15] The balanced type high frequency device according to claim 14 which is less than [$0.5xZ_0$] when the impedance to the ground plane of the inphase signal component of said signal sets a characteristic impedance to Z_0 .

[Claim 16] It is the balanced type high frequency device according to claim 11 with which the 1st impedance component and 2nd impedance component are connected to the serial between balanced blocking force terminals or between balanced type output terminals, it is the

configuration grounded through the 3rd impedance component between said 1st impedance component and said 2nd impedance component, and the polarities of the imaginary part of the impedance of said 1st and 2nd impedance component and the imaginary part of the impedance of said 3rd impedance component differ.

[Claim 17] About the inphase signal component of said signal, said 1st impedance component, said 3rd impedance component and said 2nd impedance component, and said 3rd impedance component are a balanced type high frequency device according to claim 16 which forms a series resonant circuit to a ground plane in a predetermined frequency, respectively.

[Claim 18] It is the balanced type high frequency device according to claim 1 to 4 by which said balanced type component is a surface acoustic wave filter, said surface acoustic wave filter has a piezo-electric substrate and the IDT electrode which are two or more INTADIJITARU transducer electrodes formed on said piezo-electric substrate, and said at least one IDT electrode is connected to the balanced blocking force terminal or the balanced type output terminal.

[Claim 19] Said surface acoustic wave filter is a surface acoustic wave filter of the longitudinal-mode mold which has arranged the 1st, 2nd, and 3rd IDT electrode along the propagation direction of a surface acoustic wave at least. While the said 2nd and 3rd IDT electrode is arranged at the both sides of said 1st IDT electrode, said 1st IDT electrode is a balanced type and said 1st IDT electrode is constituted, and the electrode finger of another side respectively -- a balanced blocking force terminal -- or the balanced type high frequency device according to claim 18 connected to the balanced type output terminal, respectively.

[Claim 20] Said surface acoustic wave filter is a surface acoustic wave filter of the longitudinal-mode mold which has arranged the 1st, 2nd, and 3rd IDT electrode along the propagation direction of a surface acoustic wave at least. The said 2nd and 3rd IDT electrode is arranged at the both sides of said 1st IDT electrode. Said 1st IDT electrode two or more division IDT electrodes constitute -- having -- at least two of said division IDT electrodes -- respectively -- a balanced blocking force terminal -- or the balanced type high frequency device according to claim 18 connected to the balanced type output terminal, respectively.

[Claim 21] Said surface acoustic wave filter is a surface acoustic wave filter of the longitudinal-mode mold which has arranged the 1st, 2nd, and 3rd IDT electrode along the propagation direction of a surface acoustic wave at least. The said 2nd and 3rd IDT electrode is arranged at the both sides of said 1st IDT electrode. It is the balanced type

high frequency device according to claim 18 by which said 2nd IDT electrode is connected to one side of a balanced blocking force terminal, or one side of a balanced type output terminal, and said 3rd IDT electrode is connected to another side of a balanced blocking force terminal, or another side of a balanced type output terminal.

[Claim 22] Said balanced type component is a balanced type high frequency device according to claim 1 to 4 which is a semiconductor device.

[Claim 23] Said semiconductor device is a balanced type high frequency device according to claim 22 which is the amplifier constituted using two or more transistors.

[Claim 24] The balanced type high frequency device according to claim 1 to 4 which is the configuration included in the laminating device formed when said a part of phase circuit [at least] forms an electrode pattern on two or more dielectric layers and it carries out the laminating of said dielectric layer.

[Claim 25] Said laminating device is a balanced type high frequency device according to claim 24 with which it has at least one circuit function, and said balanced type high frequency device and said laminating device are compound-ized.

[Claim 26] The balanced type high frequency circuit equipped with the balanced type high frequency device according to claim 1 to 4.

[Claim 27] The balanced type RF circuit according to claim 26 which used the balanced type RF device according to claim 18 for the transmitting filter and/or receiving filter which constitute said balanced type RF circuit.

[Claim 28] The balanced type RF circuit according to claim 26 which used the balanced type RF device according to claim 22 for the transmitting amplifier and/or head amplifier which constitute said balanced type RF circuit.

[Claim 29] The balanced type RF circuit where it has the circuit board and the balanced type transmission line established in said circuit board, and the phase circuit according to claim 1 to 4 is connected between said balanced type transmission lines.

[Claim 30] The phase circuit equipped with the phase circuit section which has the input terminal which inputs a signal, and the output terminal which outputs a signal, is connected electrically [between said balanced blocking force terminals of the balanced type component of said input terminal and said output terminal whose either is a balanced blocking force terminal or a balanced type output terminal, or between said balanced type output terminals] at least, and reduces the inphase

signal component of said signal.

[Claim 31] The unbalance good-ized approach which has the input terminal which inputs a signal, and the output terminal which outputs a signal, and was equipped with the inphase signal-component reduction step which reduces the inphase signal component of the signal between said input terminal and said balanced blocking force terminal of the balanced type component of said output terminal whose either is a balanced blocking force terminal or a balanced type output terminal at least, or between said balanced type output terminals.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any
damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to balanced type high frequency devices, such as a surface acoustic wave filter and a high-frequency amplifier, the balanced type high frequency circuit which used it, a phase circuit, and the unbalance good-ized approach.

[0002]

[Description of the Prior Art] In recent years, high-performance-izing of the device used and a miniaturization are expected with development of mobile communications. Furthermore, equilibration (balance-izing) of the filter and semiconductor device which are used for RF stage for the purpose of good-izing of the noise property over the cross talk between devices etc. progresses, and the good balance property is searched for. About the filter, the surface acoustic wave filter is used widely conventionally. Especially as for the surface acoustic wave filter of a longitudinal-mode mold, a low loss, high attenuation, and a good balance property are expected as a filter of RF stage which balanced - unbalance

conversion can be realized easily constitutionally, and has a balanced blocking output terminal of an IDT electrode.

[0003] Hereafter, the conventional balanced type high frequency device is explained. The configuration of the conventional balanced type high frequency device 2801 is shown in drawing 28 . The balanced type high frequency device 2801 is constituted by the input terminal IN which is an unbalance blocking output terminal, and the output terminals OUT1 and OUT2 which are balanced blocking output terminals.

[0004] Moreover, impedance matching is needed in a balanced type high frequency device. What is shown in drawing 29 is an example of the configuration of the conventional balanced type high frequency device which has a matching circuit. In drawing 29 (a), the balanced type high frequency device 2901 is constituted by the input terminal IN which is an unbalance blocking output terminal, and the output terminals OUT1 and OUT2 which are balanced blocking output terminals. Furthermore, a matching circuit 2902 is connected between output terminals. Moreover, in drawing 29 (b), the balanced type high frequency device 2903 is constituted by the input terminal IN which is an unbalance blocking output terminal, and the output terminals OUT1 and OUT2 which are balanced blocking output terminals. Furthermore, between output terminals OUT1 and OUT2 and a ground plane, matching circuits 2904 and 2905 are connected, respectively. About such a matching circuit, it was used in order to take adjustment with a balanced type high frequency device and the characteristic impedance of a balanced blocking output terminal.

[0005] The conventional surface acoustic wave filter is explained as an example of such a balanced type high frequency device. What is shown in drawing 3030 is the block diagram of the surface acoustic wave filter 3001 which has a balanced blocking output terminal. In drawing 30 , the surface acoustic wave filter 3001 is constituted by the 1st, 2nd, and 3rd INTADIJITARU transducer electrode (it considers as an IDT electrode hereafter) 3003, 3004, and 3005, and the 1st and 2nd reflector electrode 3006 and 3007 on the piezo-electric substrate 3002. One electrode finger of the 1st IDT electrode 3003 is connected to an output terminal OUT1, and the electrode finger of another side of the 1st IDT electrode 3003 is connected to an output terminal OUT2. Moreover, one electrode finger of the 2nd and 3rd IDT electrode 3004 and 3005 is connected to an input terminal IN, and another side is grounded. By considering as the above configuration, the surface acoustic wave filter which has an unbalance mold-balance blocking output terminal is realizable. Moreover, in the surface acoustic wave filter of drawing 30 , the impedance of an

input/output terminal is designed with 50 ohms, respectively.

[0006] Moreover, the conventional surface acoustic wave filter is explained as an example of a balanced type high frequency device which has a matching circuit. What is shown in drawing 31 is the block diagram of the surface acoustic wave filter 3101 which has a matching circuit. In drawing 31 , the surface acoustic wave filter 3101 is constituted by the 1st, 2nd, and 3rd INTADIJITARU transducer electrode (it considers as an IDT electrode hereafter) 3103, 3104, and 3105, and the 1st and 2nd reflector electrode 3106 and 3107 on the piezo-electric substrate 3102. The 1st IDT electrode 3103 is divided into two division IDT electrodes, one electrode finger of the 1st division IDT electrode 3108 is connected to an output terminal OUT1, one electrode finger of the 2nd division IDT electrode 3109 is connected to an output terminal OUT2, and the electrode finger of another side of the 1st and 2nd division IDT electrode is connected electrically. Moreover, one electrode finger of the 2nd and 3rd IDT electrode 3104 and 3105 is connected to an input terminal IN, and another side is grounded. Furthermore, between output terminals, the inductor 3110 is connected as a matching circuit. By considering as the above configuration, the surface acoustic wave filter which has an unbalance mold-balance blocking output terminal is realizable. Moreover, in the surface acoustic wave filter of drawing 31 , an input side is designed with 50 ohms, the output side is designed with 150 ohms, and the impedance of an input/output terminal has the function of impedance conversion.

[0007] It is the property Fig. of the surface acoustic wave filter of the conventional 900MHz band shown by drawing 30 which is shown in drawing 32 . In drawing 32 , (a) is a passage property, (b) is an amplitude balance property in a passband (from 925MHz up to 960MHz), and (c) is a phase balance property in a passband. From drawing 32 , in a passband, -0.67dB - +0.77dB and a phase balance property are as large as -6.3 degrees - +9.4 degrees, and the amplitude balance property has deteriorated.

[0008] Here, an amplitude balance property expresses the amplitude difference of the signal amplitude of an input terminal IN and an output terminal OUT1, and the signal amplitude of an input terminal IN and an output terminal OUT2, and if this value serves as zero, there will be no degradation of a balance property. Moreover, a phase balance property expresses the gap from 180 degrees of the phase contrast of the signal phase of an input terminal IN and an output terminal OUT1 and the signal phase of an input terminal IN and an output terminal OUT2, and if this value serves as zero, there will be no degradation of a balance property.

[0009]

[Problem(s) to be Solved by the Invention] However, in the above-mentioned balanced type high frequency device and the surface acoustic wave filter explained as the example, the technical problem that degradation of the balance property which is one of the important electrical characteristics was large occurred.

[0010] About a balanced type high frequency device, by considering the cause of degradation, the improvement technique of a balance property is drawn and it aims at offering the balanced type high frequency device which has a good balance property, a balanced type high frequency circuit, a phase circuit, and the unbalance good-sized approach in this invention.

[0011]

[Means for Solving the Problem] In order to solve the technical problem mentioned above, the 1st this invention The balanced type component which has the input terminal (IN) which inputs a signal, and the output terminal (OUT1, OUT2) which outputs a signal (102), Either is a balanced blocking force terminal or a balanced type output terminal (OUT1, OUT1) at least. a phase circuit (103) -- having -- said input terminal (IN) and said output terminal (OUT1, OUT2) -- Said phase circuit (103) is electrically connected between said balanced blocking force terminals or between said balanced type output terminals (OUT1, OUT2), and said phase circuit (103) is a balanced type high frequency device (101) which reduces the inphase signal component of said signal.

[0012] Moreover, the 2nd this invention is the balanced type high frequency device of the 1st this invention which is the resonance circuit where said phase circuit (103) resonates in a predetermined frequency.

[0013] Moreover, the 3rd this invention is the balanced type high frequency device of the 2nd this invention which is the series resonant circuit which carries out series resonance of said resonance circuit (1201) to a ground plane to the inphase signal component of said signal.

[0014] Moreover, the 4th this invention is the balanced type high frequency device of the 2nd this invention which is the parallel resonant circuit which carries out parallel resonance of said resonance circuit (901) to a ground plane to the differential signal component of said signal.

[0015] Moreover, the 5th this invention is one balanced type high frequency device of the 2-4th this inventions with which said phase circuit (2303) includes the matching circuit (2307) to the differential signal component of said signal.

[0016] Moreover, the 6th this invention is one balanced type high frequency device of the 2-4th this inventions with which said phase circuit (603) is constituted by the transmission line (604).

[0017] Moreover, the 7th this invention is the balanced type high frequency device of the 6th this invention which is the following $(3\lambda/4+n\lambda)$ above $(\lambda/4+n\lambda)$, when λ is made into wavelength and the track length of said transmission line (604) makes n an integer.

[0018] Moreover, the 8th this invention is the balanced type high frequency device of the 7th this invention which is the following $(5\lambda/8+n\lambda)$ above $(3\lambda/8+n\lambda)$, when λ is made into wavelength and the track length (604) of said transmission line makes n an integer.

[0019] Moreover, the 9th this invention is the balanced type high frequency device of the 8th this invention whose track length of said transmission line (604) is $\lambda/2$ on parenchyma.

[0020] Moreover, the 10th this invention is the balanced type high frequency device of the 9th this invention by which it is operating [said phase circuit (603) operates as a series resonant circuit of tip disconnection $\lambda/4$ track on parenchyma about the inphase signal component of said signal, and / on parenchyma / as a parallel resonant circuit of tip termination $\lambda/4$ track]-about differential signal component of said signal characterized.

[0021] Moreover, said phase circuit (803) is constituted by at least three impedance components, and the 11th this invention is one balanced type high frequency device of the 2-4th this inventions with which the impedance to the ground plane of the inphase signal component of said signal is set up about the impedance with the ground plane of said balanced blocking force terminal or said balanced type output terminal lower than the impedance to the ground plane of the differential signal component of said signal.

[0022] Moreover, as for the 12th this invention, the 1st impedance component (804) is connected between one side of said balanced blocking force terminal or one side of said balanced type output terminal (OUT1, OUT2), and a ground plane. The 2nd impedance component (805) is connected between another side of said balanced blocking force terminal or another side of said balanced type output terminal (OUT1, OUT2), and a ground plane. The 3rd impedance component (806) is connected between said balanced blocking force terminals or between said balanced type output terminals (OUT1, OUT2). It is the balanced type high frequency device of the 11th this invention with which the polarities of the

imaginary part of the impedance of said 1st and 2nd impedance component (804 805) and the imaginary part of the impedance of said 3rd impedance component (806) differ.

[0023] Moreover, it is the balanced type high frequency device of the 12th this invention characterized by the 13th this invention forming [in / about the differential signal component of said signal / a frequency respectively predetermined in said 1st impedance component (902), said 3rd impedance component (904) and said 2nd impedance component (903), and said 3rd impedance component (904)] a parallel resonant circuit to a ground plane.

[0024] Moreover, the 14th this invention relates to the inphase signal component of said signal. One side of said balanced blocking force terminal, or the impedance of one side of said balanced type output terminal (OUT1, OUT2), and a ground plane, And the impedance of another side of said balanced blocking force terminal or another side of said balanced type output terminal (OUT1, OUT2), and a ground plane is the balanced type high frequency device of the 12th this invention which is less than [$2xZ_0$], respectively, when a characteristic impedance is set to Z_0 .

[0025] Moreover, the 15th this invention is the balanced type high frequency device of the 14th this invention which is less than [$0.5xZ_0$], when the impedance to the ground plane of the inphase signal component of said signal sets a characteristic impedance to Z_0 .

[0026] Moreover, as for the 16th this invention, the 1st impedance component (1104) and 2nd impedance component (1105) are connected to the serial between balanced blocking force terminals or between balanced type output terminals (OUT1, OUT2). Between said 1st impedance component (1104) and said 2nd impedance component (1105) It is the configuration grounded through the 3rd impedance component (1106). It is the balanced type high frequency device of the 11th this invention with which the polarities of the imaginary part of the impedance of said 1st and 2nd impedance component (1104 1105) and the imaginary part of the impedance of said 3rd impedance component (1106) differ.

[0027] Moreover, it is the balanced type high frequency device of the 16th this invention which forms [in / about the inphase signal component of said signal / in the 17th this invention / a frequency respectively predetermined in said 1st impedance component (1202), said 3rd impedance component (1204) and said 2nd impedance component (1203), and said 3rd impedance component (1204)] a series resonant circuit to a ground plane.

[0028] Said balanced type component of the 18th this invention is a

surface acoustic wave filter (1402). Moreover, said surface acoustic wave filter (1402) It has a piezo-electric substrate (1404) and the IDT electrode (1405, 1406, 1407) which are two or more INTADIJITARU transducer electrodes formed on said piezo-electric substrate (1404). Said at least one IDT electrode (1405) is one balanced type high frequency device of the 1-4th this inventions connected to the balanced blocking force terminal or the balanced type output terminal (OUT1, OUT2).

[0029] The 19th this invention moreover, said surface acoustic wave filter It is the surface acoustic wave filter of the longitudinal-mode mold which has arranged the 1st, 2nd, and 3rd IDT electrode (1405, 1406, 1407) along the propagation direction of a surface acoustic wave at least. The said 2nd and 3rd IDT electrode (1406 1407) is arranged at the both sides of said 1st IDT electrode (1405). While said 1st IDT electrode (1405) is a balanced type and said 1st IDT electrode (1405) is constituted, and the electrode finger of another side respectively -- a balanced blocking force terminal -- or it is the balanced type high frequency device of the 18th this invention connected to the balanced type output terminal (OUT1, OUT2), respectively.

[0030] The 20th this invention moreover, said surface acoustic wave filter (2402) It is the surface acoustic wave filter of the longitudinal-mode mold which has arranged the 1st, 2nd, and 3rd IDT electrode (2405, 2406, 2407) along the propagation direction of a surface acoustic wave at least. The said 2nd and 3rd IDT electrode (2406 2407) is arranged at the both sides of said 1st IDT electrode (2405). Said 1st IDT electrode (2405) It is constituted by two or more division IDT electrodes (2410 2411). At least two of said division IDT electrodes (2410 2411) respectively -- a balanced blocking force terminal -- or it is the balanced type high frequency device of the 18th this invention connected to the balanced type output terminal (OUT1, OUT2), respectively.

[0031] The 21st this invention moreover, said surface acoustic wave filter (2502) It is the surface acoustic wave filter of the longitudinal-mode mold which has arranged the 1st, 2nd, and 3rd IDT electrode (2505, 2506, 2507) along the propagation direction of a surface acoustic wave at least. The said 2nd and 3rd IDT electrode (2506 2507) is arranged at the both sides of said 1st IDT electrode (2505). Said 2nd IDT electrode (2506) is connected to one side of a balanced blocking force terminal, or one side of a balanced type output terminal (OUT1, OUT2). Said 3rd IDT electrode (2507) is a balanced type high frequency device of the 18th this invention connected to another side of

a balanced blocking force terminal, or another side (OUT1, OUT2) of a balanced type output terminal.

[0032] Moreover, the 22nd this invention is one balanced type high frequency device of the 1-4th this inventions said whose balanced type component is a semiconductor device (2602).

[0033] Moreover, the 23rd this invention is the balanced type high frequency device of the 22nd this invention which is the amplifier with which said semiconductor device (2602) is constituted using two or more transistors.

[0034] Moreover, the 24th this invention is one balanced type high frequency device of the 1-4th this inventions which are the configuration included in the laminating device formed when said a part of phase circuit [at least] forms an electrode pattern on two or more dielectric layers and it carries out the laminating of said dielectric layer.

[0035] Moreover, said laminating device has at least one circuit function, and the 25th this invention is a balanced type high frequency device of the 24th this invention with which said balanced type high frequency device and said laminating device are compound-ized.

[0036] Moreover, the 26th this invention is the balanced type high frequency circuit equipped with one balanced type high frequency device of the 1-4th this inventions.

[0037] Moreover, the 27th this invention is the balanced type RF circuit of the 26th this invention which used the balanced type RF device of the 18th this invention for the transmitting filter (2703) and/or receiving filter (2706) which constitute said balanced type RF circuit.

[0038] Moreover, the 28th this invention is the balanced type RF circuit of the 26th this invention which used the balanced type RF device of the 22nd this invention for the transmitting amplifier and/or head amplifier which constitute said balanced type RF circuit.

[0039] Moreover, the 29th this invention is a balanced type RF circuit where it has the circuit board and the balanced type transmission line established in said circuit board, and one phase circuit of the 1-4th this inventions is connected between said balanced type transmission lines.

[0040] Moreover, the 30th this invention is the phase circuit equipped with the phase circuit section which has the input terminal which inputs a signal, and the output terminal which outputs a signal, is connected electrically [between said balanced blocking force terminals of the balanced type component of said input terminal and said output terminal whose either is a balanced blocking force terminal or a balanced type

output terminal, or between said balanced type output terminals] at least, and reduces the inphase signal component of said signal.

[0041] Moreover, the 31st this invention has the input terminal which inputs a signal, and the output terminal which outputs a signal, and is the unbalance good-sized approach equipped with the inphase signal-component reduction step which reduces the inphase signal component of the signal between said balanced blocking force terminals of the balanced type component of said input terminal and said output terminal whose either is a balanced blocking force terminal or a balanced type output terminal, or between said balanced type output terminals at least.

[0042]

[Embodiment of the Invention] Below, the gestalt of operation of this invention is explained with reference to a drawing.

[0043] (Gestalt 1 of operation) The balanced type high frequency device of the gestalt 1 of operation of this invention is hereafter explained with reference to a drawing. The configuration of the balanced type high frequency device 101 of the gestalt 1 of operation of this invention is shown in drawing 1 . In drawing 1 , the balanced type high frequency device 101 is constituted by the balanced type component 102 and the phase circuit 103. Moreover, in the balanced type component 102, the terminal of an input side is the input terminal IN which is an unbalance blocking output terminal, and the terminals of an output side are the output terminals OUT1 and OUT2 which are balanced blocking output terminals. Furthermore, the phase circuit 103 is connected between output terminals. The balanced type high frequency device which has an unbalance mold-balance blocking output terminal is realizable by considering as the above configuration.

[0044] First, the balance property degradation cause of a balanced type high frequency device is considered using a surface acoustic wave filter. The technical problem that a balance property deteriorated occurred about the conventional surface acoustic wave filter 201 shown in drawing 30 . Here, the balance property was analyzed with the configuration shown in drawing 2 . The surface acoustic wave filter 201 is constituted in drawing 2 by the ideal surface acoustic wave filter 202 and the capacity components 203 and 204 without degradation of a balance property. Association by the parasitism component of the surface acoustic wave filter 201 is assumed by connecting the capacity components 203 and 204 between the input side of the ideal surface acoustic wave filter 202, and an output side.

[0045] The filter shape when making drawing 3 0.1pF of these capacity components 203 and 204 is shown. (a) is an amplitude balance property

[in / about drawing 3 / a passband], and (b) is a phase balance property in a passband. The analysis result of the balance property of drawing 3 is very well [as the observation property of the conventional surface acoustic wave filter shown by drawing 32 , and an inclination of balance property degradation] in agreement. Therefore, about degradation of a balance property, association with the input terminal of a balanced type component and an output terminal is considered to be a key factor.

[0046] Next, actuation of the balanced type high frequency device in the gestalt 1 of operation of this invention is explained using a drawing. Being shown in drawing 4 shows the outline of the balanced type high frequency device 101 in the gestalt 1 of operation of this invention of operation. About degradation of the balance property of the balanced type high frequency device 101, association by the parasitism component between an input terminal and an output terminal is considered as a key factor. This thought that by expressing the signal component which flows a balanced blocking output terminal using an inphase signal component and a differential signal component could explain. That is, the differential output of the signal component i inputted from an input terminal IN is carried out by the balanced type component 102 as differential signal components id1 and id2. However, association by the parasitism component will be superimposed as inphase signal components ic1 and ic2, without being differential-ized by each of output terminals OUT1 and OUT2, and these inphase signal components ic1 and ic2 cause balance property degradation.

[0047] Therefore, with the gestalt of operation of this invention, when the phase circuit 103 makes lower than the impedance of the differential signal components id1 and id2 which saw the output terminal side from the balanced type component 102 the impedance of the inphase signal components ic1 and ic2 which operated as a resonance circuit in the predetermined frequency, and saw the output terminal side from the balanced type component 102, the inphase signal components ic1 and ic2 can be reduced.

[0048] As explained above, the balanced type high frequency device 101 of this invention can realize the balanced type high frequency device which was excellent in the balance property by reducing the inphase signal components ic1 and ic2 using the phase circuit 103.

[0049] In addition, although the terminal of an input side was the input terminal IN which is an unbalance blocking output terminal, and the terminals of an output side were the output terminals OUT1 and OUT2 which are balanced blocking output terminals, and explained with the

gestalt of this operation that the phase circuit 103 was connected between output terminals, it does not restrict to this. The terminal of an input side is an input terminal which is a balanced blocking output terminal, the terminal of an output side is an output terminal which is an unbalance blocking output terminal, and the phase circuit 103 may be connected between input terminals.

[0050] (Gestalt 2 of operation) The balanced type high frequency device of the gestalt 2 of operation of this invention is hereafter explained with reference to a drawing. The configuration of the balanced type high frequency device 501 of the gestalt 2 of operation of this invention is shown in drawing 5 . In drawing 5 , the balanced type high frequency device 501 is constituted by the balanced type component 502 and the phase circuits 503 and 504. Moreover, in the balanced type component 502, the terminal of an input side is the input terminal IN which is a balanced blocking output terminal, and the terminals of an output side are the output terminals OUT1 and OUT2 which are balanced blocking output terminals. The balanced type high frequency device which has a balanced type-balance blocking output terminal is realizable by considering as the above configuration.

[0051] Also in the balanced type high frequency device 501 of this invention The phase circuit 503 makes lower than the impedance of the differential signal components id1 and id2 which saw the input terminal side from the balanced type component 502 the impedance of the inphase signal components ic1 and ic2 which operated as a resonance circuit in the predetermined frequency, and saw the input terminal side from the balanced type component 502. When the phase circuit 504 makes lower than the impedance of the differential signal components id1 and id2 which saw the output terminal side from the balanced type component 502 the impedance of the inphase signal components ic1 and ic2 which operated as a resonance circuit in the predetermined frequency, and saw the output terminal side from the balanced type component 502 The inphase signal components ic1 and ic2 are reduced, and the balanced type high frequency device which was excellent in the balance property can be realized.

[0052] (Gestalt 3 of operation) The balanced type high frequency device of the gestalt 3 of operation of this invention is hereafter explained with reference to a drawing. Here, more concrete circuitry is shown as a phase circuit. The configuration of the balanced type high frequency device 601 of the gestalt 2 of operation of this invention is shown in drawing 6 . In drawing 6 , the balanced type high frequency device 601 is constituted by the balanced type component 602 and the phase circuit 603. Moreover, in the balanced type component 602, the terminal of an

input side is the input terminal IN which is an unbalance blocking output terminal, and the terminals of an output side are the output terminals OUT1 and OUT2 which are balanced blocking output terminals. Furthermore, the phase circuit 603 is constituted by the transmission line 604, and is arranged between output terminals. The die length of the transmission line 604 is $\lambda/2$ (it is here and λ is wavelength), and the amount of phase changes is 180 degrees. Moreover, λ is the die length to the frequency the inside of a passband, or near the passband here. The balanced type high frequency device which has an unbalance mold-balance blocking output terminal is realizable by considering as the above configuration.

[0053] Next, actuation of the balanced type high frequency device 601 is explained using a drawing. If a signal component i is inputted into the balanced type component 602 from an input terminal IN as shown in drawing 7 (a), from a balanced type component, the inphase signal components ic_1 and ic_2 and the differential signal components id_1 and id_2 will be outputted. The transmission line 604 arranged between output terminals serves as actuation different, respectively to the inphase signal components ic_1 and ic_2 and the differential signal components id_1 and id_2 . That is, about the inphase signal components ic_1 and ic_2 , as shown in drawing 7 (b), it becomes the configuration that $\lambda/4$ track of tip disconnection was connected to each of output terminals OUT1 and OUT2, operates as a series resonant circuit, the impedance to the ground plane of an output terminal approaches short, and the inphase signal components ic_1 and ic_2 are not transmitted to output terminals OUT1 and OUT2.

[0054] Moreover, about the differential signal components id_1 and id_2 , since an imaginary earth side is established at the middle point of the transmission line 604, it becomes the configuration that $\lambda/4$ track of a tip short circuit was connected to each of output terminals OUT1 and OUT2, operates as a parallel resonant circuit, the impedance to the ground plane of an output terminal approaches opening, and the differential signal components id_1 and id_2 are transmitted to output terminals OUT1 and OUT2.

[0055] As explained above, by using the transmission line 604 as a phase circuit, the balanced type high frequency device in the gestalt 3 of operation of this invention can reduce an inphase signal component, and can realize the balanced type high frequency device which was excellent in the balance property.

[0056] In addition, in the gestalt of this operation, although the phase circuit is constituted from the transmission line, this configuration is

not restricted to this, and if it is the configuration of operating as a phase circuit, the same effectiveness as this invention will be acquired. [0057] Moreover, when forming a phase circuit, you may constitute using the transmission line and the chip on the circuit board, and it may be built in the substrate and package with which a balanced type component is mounted. Moreover, an electrode pattern may be formed on two or more dielectric layers for a part of phase circuit, and you may constitute in the laminating device constituted by carrying out the laminating of this dielectric layer. Furthermore, when a laminating device considers as the configuration which has other circuit functions, the balanced type high frequency device and laminating device of this invention are unified, and multi-functionalization of a balanced type high frequency device and a miniaturization can be realized as a combinational device.

[0058] In addition, although the input terminal was used as the unbalance mold and the output terminal was explained as a balanced type with the gestalt of this operation, an input terminal may be a balanced type and an output terminal may be an unbalance mold. Moreover, an input terminal and an output terminal may be balanced types.

[0059] (Gestalt 4 of operation) The balanced type high frequency device of the gestalt 4 of operation of this invention is hereafter explained with reference to a drawing. Here, more concrete circuitry is shown as a phase circuit. The configuration of the balanced type high frequency device of the gestalt 4 of operation of this invention is shown in drawing 8 . In drawing 8 , the balanced type high frequency device 801 is constituted by the balanced type component 802 and the phase circuit 803. Moreover, in the balanced type component 802, the terminal of an input side is the input terminal IN which is an unbalance blocking output terminal, and the terminals of an output side are the output terminals OUT1 and OUT2 which are balanced blocking output terminals.

[0060] The phase circuit 803 is constituted by impedance components 804, 805, and 806. At this time, output terminals OUT1 and OUT2 are grounded through impedance components 804 and 805, respectively, an impedance component 806 is connected between output terminals, and the phase circuit 803 serves as a configuration connected between output terminals. Here, the impedance of impedance components 804 and 805 is the same value on parenchyma, and becomes reverse [the imaginary part of the impedance of an impedance component 806 / the imaginary part of the impedance of impedance components 804 and 805, and a polarity]. The balanced type high frequency device which has an unbalance mold-block output terminal is obtained by considering as the above configuration.

[0061] Next, actuation of the balanced type high frequency device in the gestalt 4 of operation of this invention is explained using a concrete impedance component. Drawing 9 is the explanatory view of the balanced type high frequency device in the gestalt 4 of operation of this invention of operation. As shown in drawing 9 (a), the phase circuit 901 is constituted by capacitors 902 and 903 and the inductor 904. If a signal component i is inputted into the balanced type component 802 from an input terminal IN as shown in drawing 9 (a), from a balanced type component, the inphase signal components $ic1$ and $ic2$ and the differential signal components $id1$ and $id2$ will be outputted. Here, the inductor 904 connected between output terminals forms the imaginary earth point 905 about the differential signal components $id1$ and $id2$.

[0062] The equal circuit of the phase circuit 901 about the differential signal components $id1$ and $id2$ is shown in drawing 9 (b). Since an inductor 904 forms the imaginary earth point 905 about the differential signal components $id1$ and $id2$, in an output terminal OUT1 A capacitor 902 and a part of inductor 904 in an output terminal OUT2 a capacitor 903 and a part of inductor 904 By forming a parallel resonant circuit to a ground plane, and designing this parallel resonating frequency so that it may become the inside of a passband, or near the passband The differential signal components $id1$ and $id2$ of a predetermined frequency are transmitted to an output terminal, without an impedance's approaching infinity and connecting with a ground plane too hastily to a ground plane. That is, about a differential signal component, it becomes the same on the actuation shown by drawing 7 (c), and parenchyma. The equal circuit of the phase circuit 901 about the inphase signal components $ic1$ and $ic2$ is shown in drawing 9 (c). About an inphase signal component, OUT1 and OUT2 become same electric potential mostly, an inductance 904 does not form an imaginary earth point about the inphase signal components $ic1$ and $ic2$, and OUT1 and OUT2 become opening on parenchyma. A part of inductor 904 means the thing to the imaginary earth point 905 here (refer to drawing 9 (b)).

[0063] Therefore, by designing the impedance of the capacitors 902 and 903 as an impedance component arranged between the balanced blocking output terminals OUT1 and OUT2 and a ground plane to a sufficiently small value, the inphase signal components $ic1$ and $ic2$ are connected with a ground plane too hastily, and are not transmitted to a balanced blocking output terminal.

[0064] Moreover, the configuration shown in drawing 10 is sufficient as the phase circuit in the gestalt 4 of operation of this invention. Drawing 10 is the explanatory view of the balanced type high frequency

device in the gestalt 4 of operation of this invention of operation. As shown in drawing 10 (a), the phase circuit 1001 is constituted by inductors 1002 and 1003 and the capacitor 1004. If a signal component i is inputted into the balanced type component 802 from an input terminal IN as shown in drawing 10 (a), from a balanced type component, the inphase signal components ic1 and ic2 and the differential signal components id1 and id2 will be outputted. Here, the capacitor 1004 connected between output terminals forms the imaginary earth point 1005 about the differential signal components id1 and id2.

[0065] The equal circuit of the phase circuit 1001 about the differential signal components id1 and id2 is shown in drawing 10 (b). As shown in drawing 10 (b), it is related with the differential signal components id1 and id2. Since a capacitor 1004 forms the imaginary earth point 1005 about the differential signal components id1 and id2, in an output terminal OUT1 side An inductor 1002 and some capacitors 1004 in an output terminal OUT2 side By an inductor 1003 and some capacitors 1004 forming a parallel resonant circuit to a ground plane, and designing so that this parallel resonating frequency may become the inside of a passband, or near the passband The differential signal components id1 and id2 of a request frequency are transmitted to an output terminal, without the impedance to a ground plane approaching infinity and connecting with a ground plane too hastily. That is, about the differential signal components id1 and id2, it becomes the same on the actuation shown by drawing 7 (c), and parenchyma. The equal circuit of the phase circuit 1001 about the inphase signal components ic1 and ic2 is shown in drawing 10 R>0 (c). About an inphase signal component, OUT1 and OUT2 become same electric potential mostly, a capacitor 1004 does not form an imaginary earth point about the inphase signal components ic1 and ic2, and OUT1 and OUT2 become opening on parenchyma. Here, some capacitors 1004 mean even an imaginary earth point (refer to drawing 10 (b)).

[0066] Therefore, by designing the impedance of the inductors 1002 and 1003 as an impedance component arranged between the balanced blocking output terminals OUT1 and OUT2 and a ground plane to a sufficiently small value, the inphase signal components ic1 and ic2 are connected with a ground plane too hastily, and are not transmitted to a balanced blocking output terminal.

[0067] as explained above, by using three impedance components as a phase circuit, the balanced type high frequency device in the gestalt 4 of operation of this invention could reduce the inphase signal component, and the balance property was excellent -- balanced type high frequency

device implementation can be carried out.

[0068] In addition, although the number or the configuration of the inductor as an impedance component and a capacitor which constitute a phase circuit are not restricted to this in the gestalt of this operation and the component value of impedance components 804 and 805 is made the same on parenchyma This does not necessarily need to be the same, and it is chosen the optimal by circuitry, and if it is the configuration of operating as a phase circuit, the same effectiveness as this invention will be acquired.

[0069] Moreover, when forming a phase circuit, you may constitute using the transmission line and the chip on the circuit board, and it may be built in the substrate and package with which a balanced type component is mounted. moreover, the inside of the laminating device constituted by forming an electrode pattern on two or more dielectric layers for a part of phase circuit, and carrying out the laminating of this dielectric layer -- also constituting -- it does not matter. Furthermore, when a laminating device considers as the configuration which has other circuit functions, the balanced type high frequency device and laminating device of this invention are unified, and multi-functionalization of a balanced type high frequency device and a miniaturization can be realized as a combinational device.

[0070] Moreover, although the input terminal was used as the unbalance mold and the output terminal was explained as a balanced type with the gestalt of this operation, an input terminal may be a balanced type and an output terminal may be an unbalance mold. Moreover, an input terminal and an output terminal may be balanced types.

[0071] (Gestalt 5 of operation) The balanced type high frequency device of the gestalt 5 of operation of this invention is hereafter explained with reference to a drawing. Here, more concrete circuitry is shown as a phase circuit. The configuration of the balanced type high frequency device 1101 of the gestalt 5 of operation of this invention is shown in drawing 11 . In drawing 11 , the balanced type high frequency device 1101 is constituted by the balanced type component 1102 and the phase circuit 1103. Moreover, in the balanced type component 1102, the terminal of an input side is the input terminal IN which is an unbalance blocking output terminal, and the terminals of an output side are the output terminals OUT1 and OUT2 which are balanced type terminals.

[0072] The phase circuit 1103 is constituted by impedance components 1104, 1105, and 1106. Impedance components 1104 and 1105 are connected to a serial between output terminals, the middle point 1107 of impedance components 1104 and 1105 is grounded through an impedance component 1106,

and the phase circuit 1103 serves as a configuration connected between output terminals. Here, the polarity of the imaginary part of the impedance of an impedance component 1106 becomes reverse [the imaginary part of the impedance of impedance components 1104 and 1105, and a polarity]. Moreover, the impedance of impedance components 1104 and 1105 is the same value on parenchyma. The balanced type high frequency device which has an unbalance mold-balance blocking output terminal is obtained by considering as the above configuration.

[0073] Next, actuation of the balanced type high frequency device of this invention is explained using a concrete impedance component. Drawing 12 is the explanatory view of the balanced type high frequency device of this invention of operation. As shown in drawing 12 (a), the phase circuit 1201 is constituted by inductors 1202 and 1203 and the capacitor 1204. If a signal component i is inputted into the balanced type component 1102 from an input terminal IN as shown in drawing 12 (a), from the balanced type component 1102, the inphase signal components $ic1$ and $ic2$ and the differential signal components $id1$ and $id2$ will be outputted. The equal circuit of the phase circuit 1201 is shown in drawing 12 (b) about a differential signal component. As shown in drawing 12 (b), since the node 1205 of inductors 1202 and 1203 turns into an imaginary earth point about the differential signal components $id1$ and $id2$, by enlarging the value of inductors 1202 and 1203 enough, it comes to enlarge the impedance to a ground plane and the differential signal components $id1$ and $id2$ are transmitted to output terminals OUT1 and OUT2.

[0074] Moreover, about an inphase signal component, the equal circuit of the phase circuit 1201 is and is shown in drawing 12 (c). Since the node 1205 of inductors 1202 and 1203 does not turn into an imaginary earth point about the inphase signal components $ic1$ and $ic2$ as shown in drawing 12 (c), by designing so that an inductor 1202, some capacitors 1204 and an inductor 1203, and some capacitors 1204 may form a series resonant circuit in a predetermined frequency, an inphase signal component is connected with a ground plane too hastily, and is not transmitted to output terminals OUT1 and OUT2. Here, while becomes parallel connection equivalent and some capacitors 1204 mean things (refer to drawing 12 (c)).

[0075] Moreover, the configuration shown in drawing 13 is sufficient as the phase circuit of this invention. Drawing 13 is the explanatory view of the balanced type high frequency device of this invention of operation. As shown in drawing 13 (a), the phase circuit 1301 is constituted by capacitors 1302 and 1303 and the inductor 1304. If a

signal component i is inputted into the balanced type component 1102 from an input terminal IN as shown in drawing 13 (a), from the balanced type component 1102, the inphase signal components ic1 and ic2 and the differential signal components id1 and id2 will be outputted. The equal circuit of the phase circuit 1301 is shown in drawing 13 (b) about the differential signal components id1 and id2. As shown in drawing 13 R>3 (b), since the node 1305 of capacitors 1302 and 1303 turns into an imaginary earth point about the differential signal components id1 and id2, by making the value of capacitors 1302 and 1303 sufficiently small, it comes to enlarge the impedance to a ground plane and a differential signal component is transmitted to output terminals OUT1 and OUT2.

[0076] Moreover, the equal circuit of the phase circuit 1301 is shown in drawing 13 (c) about the inphase signal components ic1 and ic2. Since the node 1305 of capacitors 1302 and 1303 does not turn into an imaginary earth point about the inphase signal components ic1 and ic2 as shown in drawing 13 (c), by designing so that a capacitor 1302, a part of inductor 1304 and a capacitor 1303, and a part of inductor 1304 may form a series resonant circuit in a predetermined frequency, an inphase signal component is connected with a ground plane too hastily, and is not transmitted to output terminals OUT1 and OUT2. Here, while becomes parallel connection equivalent and a part of inductor 1304 means things (refer to drawing 13 (c)).

[0077] as explained above, by using three impedance components as a phase circuit, the balanced type high frequency device in the gestalt 5 of operation of this invention could reduce the inphase signal component, and the balance property was excellent -- balanced type high frequency device implementation can be carried out.

[0078] In addition, although the number or the configuration of the inductor as an impedance component and a capacitor which constitute a phase circuit are not restricted to this in the gestalt of this operation and the component value of impedance components 1104 and 1105 is made the same on parenchyma This does not necessarily need to be the same, and it is chosen the optimal by circuitry, and if it is the configuration of operating as a phase circuit, the same effectiveness as this invention will be acquired.

[0079] Moreover, when forming a phase circuit, you may constitute using the transmission line and the chip on the circuit board, and it may be built in the substrate and package with which a balanced type component is mounted. moreover, the inside of the laminating device constituted by forming an electrode pattern on two or more dielectric layers for a part of phase circuit, and carrying out the laminating of this dielectric

layer -- also constituting -- it does not matter. Furthermore, when a laminating device considers as the configuration which has other circuit functions, the balanced type high frequency device and laminating device of this invention are unified, and multi-functionalization of a balanced type high frequency device and a miniaturization can be realized as a combinational device.

[0080] Moreover, although the input terminal was used as the unbalance mold and the output terminal was explained as a balanced type with the gestalt of this operation, an input terminal may be a balanced type and an output terminal may be an unbalance mold. Moreover, an input terminal and an output terminal may be balanced types.

[0081] (Gestalt 6 of operation) The balanced type high frequency device of the gestalt 6 of operation of this invention is hereafter explained with reference to a drawing. Here, the case where a surface acoustic wave filter is used as a balanced type component about the concrete configuration of a balanced type high frequency device is described. The configuration of the balanced type device of this invention is shown in drawing 14 . In drawing 14 , the balanced type high frequency device 1401 is constituted by the surface acoustic wave filter 1402 and the phase circuit 1403 which are a balanced type component. Moreover, in the surface acoustic wave filter 1402, the terminal of an input side is the input terminal IN which is an unbalance blocking output terminal, and the terminals of an output side are the output terminals OUT1 and OUT2 which are balanced blocking output terminals. Furthermore, the phase circuit 1403 is connected between output terminals.

[0082] The surface acoustic wave filter 1402 is constituted by the 1st, 2nd, and 3rd INTADIJITARU transducer electrode (it considers as an IDT electrode hereafter) 1405, 1406, and 1407, and the 1st and 2nd reflector electrode 1408 and 1409 on the piezo-electric substrate 1404. One electrode finger of the 1st IDT electrode 1405 is connected to an output terminal OUT1, and the electrode finger of another side of the 1st IDT electrode 1405 is connected to an output terminal OUT2. Moreover, one electrode finger of the 2nd and 3rd IDT electrode 1406 and 1407 is connected to an input terminal IN, and another side is grounded. The balanced type high frequency device which has an unbalance mold-balance blocking output terminal is obtained by considering as the above configuration.

[0083] Next, the concrete property of the balanced type high frequency device in the gestalt of this operation is shown. It is the property of the balanced type high frequency device 1401 when using the phase circuit 603 shown in drawing 6 as a phase circuit 1403 which is shown in

drawing 15 . The die length of the transmission line 604 which constitutes the phase circuit 603 is $\lambda/2$ here, and the amount of phases as a phase circuit is 180 degrees. In drawing 15 , (a) is a passage property, (b) is the amplitude balance property of a passband and (c) is the phase balance property of a passband. Compared with the conventional property shown in drawing 32 , it is improved sharply and the balance property is a property almost near an ideal condition. Moreover, about 5dB of magnitude of attenuation by the side of a passband quantity region has improved also about a passage property.

[0084] Next, it evaluated about the case where the die length of the transmission line 604 is changed. It is the balance property when changing the die length of the transmission line 604 which is shown in drawing 16 . In drawing 16 $R > 6$, (a) is an amplitude balance property and (b) is a phase balance property. Moreover, 1601 and 1602 are the maximums and the minimum values of degradation in the amplitude balance property in the passband in the surface acoustic wave filter of the gestalt of this operation, respectively, and 1603 and 1604 are the maximums and the minimum values of degradation in the phase balance property in the passband in the surface acoustic wave filter of the gestalt of this operation, respectively. Moreover, it is the maximum and the minimum value of degradation of a balance property in the conventional surface acoustic wave filter which a broken line shows.

From drawing 16 , the balance property has improved [transmission-line length] in $\lambda/4$ to $3\lambda/4$. Moreover, an amplitude balance property is [about] by making the amount of phases into the range of $3\lambda/8$ to $5\lambda/8$. -5dB - +5dB and a phase balance property are [about]. -A good balance property is acquired rather than it becomes the range which is 0.5 degrees - +0.5 degrees.

[0085] Next, the property when using the phase circuit of other configurations is shown. It is the property of the balanced type high frequency device 1401 when using the phase circuit 901 shown in drawing 9 as a phase circuit 1403 which is shown in drawing 17 . Here, the capacitance of capacitors 902 and 903 is C_{g1} , and C_{g2} are the same value on parenchyma, and it is designed so that the impedance may be set to 3 ohms in the passband inner circumference wave number. Moreover, the inductance L_b of an inductor 904 is designed so that the parallel resonating frequency of L_b [C_{g1} and]/2, and C_{g2} , and $L_b/2$ may come in a passband.

[0086] In drawing 17 , (a) is a passage property, (b) is the amplitude balance property of a passband and (c) is the phase balance property of a passband. Compared with the conventional property shown in drawing 32 ,

it is improved sharply and the balance property is a property almost near an ideal condition. Moreover, about 5dB of magnitude of attenuation by the side of a passband quantity region has improved also about a passage property.

[0087] Next, evaluation when the impedance of capacitors 902 and 903 changes was performed. It is the balance property over the normalized impedance which broke the impedance of capacitors 902 and 903 by the characteristic impedance of a terminal which is shown in drawing 18 . Here, since the characteristic impedance of a balanced type output terminal is 50ohms, the characteristic impedance of each terminal is set to 25 ohms. In drawing 18 R> 8, (a) is an amplitude balance property and (b) is a phase balance property. Moreover, 1801 and 1802 are the maximums and the minimum values of degradation in the amplitude balance property in the passband in the surface acoustic wave filter of the gestalt of this operation, respectively, and 1803 and 1804 are the maximums and the minimum values of degradation in the phase balance property in the passband in the surface acoustic wave filter of the gestalt of this operation, respectively. From drawing 18 R> 8, the balance property has improved [normalized impedance] in the two or less range.

[0088] Next, the property when using the phase circuit of other configurations further is shown. It is the property of the balanced type high frequency device 1401 when using the phase circuit 1001 shown in drawing 10 as a phase circuit 1403 which is shown in drawing 19 . Here, the values Lg1 and Lg2 of the inductance of inductors 1002 and 1003 are the same values on parenchyma, and they are designed so that the impedance may be set to 3 ohms in the passband inner circumference wave number. moreover, the capacitance Cb of a capacitor 1004 -- Lg 1 and 2 -- it is designed so that Cb(s), Lg2, and the parallel resonating frequency of 2Cb(s) may come in a passband.

[0089] In drawing 19 , (a) is a passage property, (b) is the amplitude balance property of a passband and (c) is the phase balance property of a passband. Compared with the conventional property shown in drawing 32 , it is improved sharply and the balance property is a property almost near an ideal condition. Moreover, about 5dB of magnitude of attenuation by the side of a passband quantity region has improved also about a passage property.

[0090] Next, evaluation when the impedance of inductors 1002 and 1003 changes was performed. It is the balance property over the normalized impedance which broke the impedance of inductors 1002 and 1003 by the characteristic impedance of a terminal which is shown in drawing 20 .

Here, since the characteristic impedance of a balanced type output terminal is 50ohms, the characteristic impedance of each terminal is set to 25 ohms. In drawing 20 , (a) is an amplitude balance property and (b) is a phase balance property. Moreover, 2001 and 2002 are the maximums and the minimum values of degradation in the amplitude balance property in the passband in the surface acoustic wave filter of the gestalt of this operation, respectively, and 2003 and 2004 are the maximums and the minimum values of degradation in the phase balance property in the passband in the surface acoustic wave filter of the gestalt of this operation, respectively.

[0091] From drawing 20 , the phase balance property has improved [normalized impedance] in the two or less range. Furthermore, normalized impedance has also improved the amplitude balance property in the 0.5 or less range. Therefore, normalized impedance can improve 0.5 or less range, then a balance property often [that normalized impedance considers as two or less range], and preferably.

[0092] As explained above, by using three impedance components as a phase circuit, the balanced type high frequency device 1401 in the gestalt 6 of operation of this invention can reduce an inphase signal component, and can realize the balanced type high frequency device which was excellent in the balance property.

[0093] Moreover, although the gestalt of this operation explained using the transmission line as a phase circuit, it is desirable that the transmission-line length becomes $\lambda/2$ on parenchyma. This is for the impedance near [where a phase circuit will operate as an inductor or a capacitor and saw the balanced type component from the output terminal side / 2101] the passband to shift from an adjustment condition as transmission-line length shifts from $\lambda/2$. For example, when the die length of the transmission line is $3\lambda/8$, as shown in drawing 21 (a), the impedance of a passband 2101 serves as inductivity. In this case, as shown in drawing 22 , the phase circuit 2201 should just connect the capacitor 2202 as the transmission line 604 and the matching circuit as a phase circuit to juxtaposition between output terminals. By considering as this configuration, as shown in drawing 21 (b), the impedance near [which saw the balanced type component from the output terminal side / 2102] the passband takes the lead in the Smith chart, and can realize impedance matching. Thus, a phase circuit is not cared about as a configuration including the matching circuit which performs impedance matching.

[0094] Moreover, in the die length of the transmission line, that amount of phases is 135 degrees, by adding this matching circuit, the amount of

phases approaches 180 degrees and $3\lambda/8$ become that the die length of the transmission line approaches $\lambda/2$, and equivalence on parenchyma. Therefore, by adding this matching circuit, the die length of the transmission line can be shortened and a miniaturization can be realized.

[0095] In addition, in the gestalt of this operation, although the phase circuit was constituted using the transmission line or three impedance components, it does not restrict to this configuration. Moreover, the number or the configuration of the inductor as an impedance component and a capacitor are not restricted to this, either, and if it is the configuration of operating as a phase circuit, the same effectiveness as this invention will be acquired.

[0096] Moreover, when forming a phase circuit, you may constitute using the transmission line and the chip on the circuit board, and it may be built in the substrate and package with which a balanced type component is mounted. Moreover, an electrode pattern is formed on two or more dielectric layers for a part of phase circuit, and it does not matter as a configuration in the laminating device constituted by carrying out the laminating of this dielectric layer. Furthermore, when a laminating device considers as the configuration which has other circuit functions, the balanced type high frequency device and laminating device of this invention are unified, and multi-functionalization of a balanced type high frequency device and a miniaturization can be realized as a combinational device.

[0097] Moreover, although the input terminal was used as the unbalance mold and the output terminal was explained as a balanced type with the gestalt of this operation, an input terminal may be a balanced type and an output terminal may be an unbalance mold. Moreover, an input terminal and an output terminal may be balanced types.

[0098] (Gestalt 7 of operation) The balanced type high frequency device of the gestalt 7 of operation of this invention is hereafter explained with reference to a drawing. Here, a concrete configuration in case a matching circuit is included is stated to a phase circuit. The configuration of the balanced type high frequency device in the gestalt 7 of the operation of this invention to drawing 23 (a) is shown. In drawing 23 (a), the balanced type high frequency device 2301 is constituted by the balanced type component 2302 and the phase circuit 2303. Moreover, in the balanced type component 2302, the terminal of an input side is the input terminal IN which is an unbalance blocking output terminal, and the terminals of an output side are the output terminals OUT1 and OUT2 which are balanced blocking output terminals.

Furthermore, the phase circuit 2303 is connected between output terminals.

[0099] The phase circuit 2303 is constituted by the capacitors 2304 and 2305 and inductor 2306 which are an impedance component, and the inductor 2307 as a matching circuit. At this time, output terminals OUT1 and OUT2 are grounded through capacitors 2304 and 2305, respectively, an inductor 2306 is connected between output terminals and the phase circuit 2303 serves as a configuration connected between output terminals. Furthermore, the inductor 2307 as a matching circuit is contained in the phase circuit 2303.

[0100] An inductor 2306 forms the imaginary earth point 2308 about a differential signal component. Therefore, in an output terminal OUT1, the differential signal component of a predetermined frequency is transmitted to an output terminal by a capacitor 2304 and a part of inductor 2306 forming [a capacitor 2305 and a part of inductor 2306] a parallel resonant circuit to a ground plane by the output terminal OUT2, and designing this parallel resonating frequency so that it may become the inside of a passband, or near the passband, without an impedance's approaching infinity and connecting with a ground plane too hastily to a ground plane. That is, about a differential signal component, it becomes the same on the actuation shown by drawing 7 (c), and parenchyma.

[0101] Furthermore, an inductor 2306 does not form an imaginary earth point about an inphase signal component. Therefore, by designing the impedance of the capacitors 2304 and 2305 as an impedance component arranged between the balanced blocking output terminals OUT1 and OUT2 and a ground plane to a sufficiently small value, an inphase signal component is connected with a ground plane too hastily, and is not transmitted to a balanced blocking output terminal.

[0102] As explained above, the resonance circuit in a predetermined frequency is constituted by capacitors 2304 and 2305 and the inductor 2306, it is the configuration that the inductor 2307 as a matching circuit is contained, an inphase signal component is reduced also in this case, and the phase circuit 2303 in the gestalt of this operation can realize the balanced type high frequency device which has the outstanding balance property.

[0103] Moreover, an inductor 2307 can also be incorporated to an inductor 2306. Namely, what is necessary is just to use the synthetic inductance 2309 of an inductor 2306 and an inductor 2307. In this case, since an inductor 2306 and an inductor 2307 serve as parallel connection, if the inductance of inductors 2306 and 2307 and the synthetic inductor 2309 is set to L_b, L_m, and L_t, respectively, it becomes

$L_t = (L_b \times L_m) / (L_b + L_m)$ and the value of an inductance can be made small. Moreover, the component number can be reduced and the miniaturization of circuitry can be realized.

[0104] However, the implications of a predetermined frequency differ in this case. That is, the parallel resonating frequencies f_1 and f_2 of a differential signal component [in / for the capacitance of capacitors 2304 and 2305 / C_{g1} and each output terminal in the adjustment condition which will be formed of capacitors 2304 and 2305 and an inductance 2306 if C_{g2} are taken] become $f_1 = 1/\{2\pi\sqrt{(L_b/2) \times \sqrt{C_{g1}}}\}$
 $f_2 = 1/\{2\pi\sqrt{(L_b/2) \times \sqrt{C_{g2}}}\}$. if the inductor 2307 as a matching circuit is included here -- parallel-resonating-frequency f_{1t} as the whole, and $f_{2t} = f = 1/\{2\pi\sqrt{(L_t/2) \times \sqrt{C_{g1}}}\}$ and $f = f_{1t}$ becomes $f = 1/\{2\pi\sqrt{(L_t/2) \times \sqrt{C_{g2}}}\}$, and shifts from a predetermined frequency seemingly.

[0105] Namely, although only the part of Inductor L_m will shift the inside of a passband, or near the passband, the parallel resonating frequency of the phase circuit 2303 whole In a capacitor 2304 and a part of inductor 2306, in an adjustment condition, a capacitor 2305 and a part of inductor 2306 form a parallel resonant circuit to a ground plane at an output terminal OUT1 by the output terminal OUT2. If the impedance to the ground plane of capacitors 2304 and 2305 is small enough, the effectiveness that an inphase signal component can be reduced is the same. Here, a part of inductor 2306 means the thing to an imaginary earth side.

[0106] In addition, the circuitry in the gestalt of this operation is not restricted to this, and if actuation of a matching circuit and the actuation as a resonance circuit are the same on this invention and parenchyma, the balanced type high frequency device which has the outstanding balance property like this invention is realizable.

[0107] Moreover, although the values C_{g1} and C_{g2} of the capacitor as an impedance component are made the same on parenchyma and the values L_{g1} and L_{g2} of the inductor as an impedance component are made the same on parenchyma, this does not necessarily need to be the same and is chosen the optimal by circuitry.

[0108] (Gestalt 8 of operation) The balanced type high frequency device of the gestalt 8 of operation of this invention is hereafter explained with reference to a drawing. Here, the case where a surface acoustic wave filter is used as a balanced type component about the concrete property of a balanced type high frequency device is described. The configuration of the balanced type high frequency device 2401 of this invention is shown in drawing 24 . In drawing 24 , the balanced type

high frequency device 2401 is constituted by the surface acoustic wave filter 2402 and the phase circuit 2403 which are a balanced type component. Moreover, in the surface acoustic wave filter 2402, the terminal of an input side is the input terminal IN which is an unbalance blocking output terminal, and the terminals of an output side are the output terminals OUT1 and OUT2 which are balanced blocking output terminals. Furthermore, the phase circuit 2403 is connected between output terminals.

[0109] The surface acoustic wave filter 2402 is constituted by the 1st, 2nd, and 3rd INTADIJITARU transducer electrode (it considers as an IDT electrode hereafter) 2405, 2406, and 2407, and the 1st and 2nd reflector electrode 2408 and 2409 on the piezo-electric substrate 2404. The 1st IDT electrode 2405 is divided into two division IDT electrodes, and one electrode finger of the 1st and 2nd division IDT electrode 2410 and 2411 is connected to output terminals OUT1 and OUT2. The electrode finger of another side of the 1st and 2nd division IDT electrode 2410 and 2411 is connected electrically, and those electrode fingers serve as a configuration by which an imaginary earth is carried out. Moreover, one electrode finger of the 2nd and 3rd IDT electrode 2406 and 2407 is connected to an input terminal IN, and another side is grounded. The balanced type high frequency device which has an unbalance mold-balance blocking output terminal is obtained by considering as the above configuration.

[0110] also in the balanced type high frequency device 2401 in the gestalt 8 of operation of this invention, by using the phase circuit 2403, the inphase signal component could be reduced and the balance property was excellent -- balanced type high frequency device implementation can be carried out.

[0111] In addition, you may constitute in the gestalt of this operation, using the transmission line or three impedance components as a phase circuit. Moreover, the configuration of a phase circuit is not restricted to this, and if it is the configuration of operating as a phase circuit, the same effectiveness as this invention will be acquired. Moreover, the number or the configuration of the inductor as an impedance component and a capacitor are not restricted to this, either, and if it is the configuration of operating as a phase circuit, the same effectiveness as this invention will be acquired.

[0112] Moreover, when forming a phase circuit, you may constitute using the transmission line and the chip on the circuit board, and it may be built in the substrate and package with which a balanced type component is mounted. moreover, the inside of the laminating device constituted by

forming an electrode pattern on two or more dielectric layers for a part of phase circuit, and carrying out the laminating of this dielectric layer -- also constituting -- it does not matter. Furthermore, when a laminating device considers as the configuration which has other circuit functions, the balanced type high frequency device and laminating device of this invention are unified, and multi-functionalization of a balanced type high frequency device and a miniaturization can be realized as a combinational device.

[0113] Moreover, although the input terminal was used as the unbalance mold and the output terminal was explained as a balanced type with the gestalt of this operation, an input terminal may be a balanced type and an output terminal may be an unbalance mold. Moreover, an input terminal and an output terminal may be balanced types.

[0114] (Gestalt 9 of operation) The balanced type high frequency device of the gestalt 9 of operation of this invention is hereafter explained with reference to a drawing. Here, the case where a surface acoustic wave filter is used as a balanced type component about the concrete property of a balanced type high frequency device is described. The configuration of the balanced type high frequency device 2501 in the gestalt 9 of the operation of this invention to drawing 25 is shown. In drawing 25 , the balanced type high frequency device 2501 is constituted by the surface acoustic wave filter 2502 and the phase circuit 2503 which are a balanced type component. Moreover, in the surface acoustic wave filter 2502, the terminal of an input side is the input terminal IN which is an unbalance blocking output terminal, and the terminals of an output side are the output terminals OUT1 and OUT2 which are balanced type terminals. Furthermore, the phase circuit 2503 is connected between output terminals.

[0115] The surface acoustic wave filter 2502 is constituted by the 1st, 2nd, and 3rd INTADIJITARU transducer electrode (it considers as an IDT electrode hereafter) 2505, 2506, and 2507, and the 1st and 2nd reflector electrode 2508 and 2509 on the piezo-electric substrate 2504. One electrode finger of the 1st IDT electrode 2505 is connected to an input terminal IN, and another side is grounded. One electrode finger of the 2nd and 3rd IDT electrode 2506 and 2507 is connected to output terminals OUT1 and OUT2, and the electrode finger of another side of the 2nd and 3rd IDT electrode 2506 and 2507 is grounded. The balanced type high frequency device which has an unbalance mold-balance blocking output terminal is obtained by considering as the above configuration.

[0116] also in the balanced type high frequency device 2501 of this invention, by using the phase circuit 2503, the inphase signal component

could be reduced and the balance property was excellent -- balanced type high frequency device implementation can be carried out.

[0117] In addition, you may constitute in the gestalt of this operation, using the transmission line or three impedance components as a phase circuit. Moreover, the configuration of a phase circuit is not restricted to this, and if it is the configuration of operating as a phase circuit, the same effectiveness as this invention will be acquired. Moreover, the number or the configuration of the inductor as an impedance component and a capacitor are not restricted to this, either, and if it is the configuration of operating as a phase circuit, the same effectiveness as this invention will be acquired.

[0118] Moreover, when forming a phase circuit, you may constitute using the transmission line and the chip on the circuit board, and it may be built in the substrate and package with which a balanced type component is mounted. moreover, the inside of the laminating device constituted by forming an electrode pattern on two or more dielectric layers for a part of phase circuit, and carrying out the laminating of this dielectric layer -- also constituting -- it does not matter. Furthermore, when a laminating device considers as the configuration which has other circuit functions, the balanced type high frequency device and laminating device of this invention are unified, and multi-functionalization of a balanced type high frequency device and a miniaturization can be realized as a combinational device.

[0119] Moreover, although the input terminal was used as the unbalance mold and the output terminal was explained as a balanced type with the gestalt of this operation, an input terminal may be a balanced type and an output terminal may be an unbalance mold. Moreover, an input terminal and an output terminal may be balanced types.

[0120] (Gestalt 10 of operation) The balanced type high frequency device of the gestalt 10 of operation of this invention is hereafter explained with reference to a drawing. The configuration of the balanced type high frequency device 2601 in the gestalt 10 of the operation of this invention to drawing 26 is shown. Here, the case where a semiconductor device is used as a balanced type component about the concrete configuration of a balanced type high frequency device is described. In drawing 26 , the balanced type high frequency device 2601 is constituted by the semiconductor device 2602 and the phase circuits 2603 and 2608 which are balanced type components. Moreover, in a semiconductor device 2602, the terminals of an input side are the input terminals IN1 and IN2 which are balanced blocking output terminals, and the terminals of an output side are the output terminals OUT1 and OUT2 which are balanced

type terminals. Furthermore, the phase circuit 2603 is connected between input terminals, and the phase circuit 2608 is connected between output terminals.

[0121] Next, the configuration of a semiconductor device 2602 is explained. 2604a, 2604b, 2605a, and 2605b are bipolar transistors, and 2606a and 2606b are inductors. An input terminal IN1 is connected to the base of bipolar transistor 2604a through DC cut capacitor 2607a, and an input terminal IN2 is connected to the base of bipolar transistor 2604b through DC cut capacitor 2607b. The collector of bipolar transistors 2604a and 2604b is connected to the emitter of bipolar transistors 2605a and 2605b, respectively, and the collector of bipolar transistors 2605a and 2605b is connected to output terminals OUT1 and OUT2 respectively through DC cut capacitors 2609a and 2609b, respectively. The emitter of bipolar transistors 2604a and 2604b is grounded through Inductors 2606a and 2606b, respectively. A bias circuit 2610 supplies a bias current to the base of bipolar transistors 2604a and 2604b. A bias circuit 2611 supplies a bias current to the base of bipolar transistors 2605a and 2605b. Supply voltage Vcc is supplied to the collector of bipolar transistors 2605a and 2605b through the choke inductors 2912a and 2912b, respectively. By the above configuration, a balanced type semiconductor device operates as amplifier.

[0122] Also in the balanced type high frequency device 2601 in the gestalt 10 of operation of this invention, by using the phase circuits 2603 and 2608, an inphase signal component can be reduced and the balanced type high frequency device which was excellent in the balance property can be realized.

[0123] In addition, you may constitute in the gestalt of this operation, using the transmission line or three impedance components as a phase circuit. Moreover, the configuration of a phase circuit is not restricted to this, and if it is the configuration of operating as a phase circuit, the same effectiveness as this invention will be acquired. Moreover, the number or the configuration of the inductor as an impedance component and a capacitor are not restricted to this, either, and if it is the configuration of operating as a phase circuit, the same effectiveness as this invention will be acquired.

[0124] Moreover, when forming a phase circuit, you may constitute using the transmission line and the chip on the circuit board, and it may be built in the substrate and package with which a balanced type component is mounted. moreover, the inside of the laminating device constituted by forming an electrode pattern on two or more dielectric layers for a part of phase circuit, and carrying out the laminating of this dielectric

layer -- also constituting -- it does not matter. Furthermore, when a laminating device considers as the configuration which has other circuit functions, the balanced type high frequency device and laminating device of this invention are unified, and multi-functionalization of a balanced type high frequency device and a miniaturization can be realized as a combinational device.

[0125] Moreover, although both the gestalten of this operation explained the input terminal and the output terminal as a balanced type, either an input terminal or an output terminal may be an unbalance mold, and another side may be a balanced type.

[0126] Moreover, in the gestalt of this operation, although [a semiconductor device] constituted using 4 bipolar transistors, it is not restricted to this.

[0127] Moreover, although the gestalt of this operation explained the case where a semiconductor device 2602 was amplifier, it does not restrict to this. Semiconductor devices 2602 may be a mixer and an oscillator. In short, a semiconductor device 2602 should just be a semiconductor device which has a balanced type terminal.

[0128] (Gestalt 11 of operation) The balanced type RF circuit of the gestalt 11 of operation of this invention is hereafter explained with reference to a drawing. What is shown in << [A
HREF="/Tokujitu/tjitemdrw.ipd1?N0000=239&N0500=1E_N/;:>]
<78=>///&N0001=710&N0552=9&N0553=000029" TARGET="tjitemdrw"> drawing 27 is the block diagram of the balanced type high frequency circuit 2701 which used the balanced type device of this invention. In drawing 27, the sending signal outputted from a sending circuit is transmitted from an antenna 2705 through the transmitting amplifier 2702, the transmitting filter 2703, and a switch 2704. Moreover, the input signal received from the antenna 2705 is inputted into a receiving circuit through a switch 2704, the receiving filter 2706, and a head amplifier 2707. Here, since the transmitting amplifier 2702 is a balanced type and a switch 2704 is an unbalance mold, the transmitting filter 2703 serves as the configuration of having an unbalance-balance blocking output terminal. Moreover, since a head amplifier 2707 is a balanced type and a switch 2704 is an unbalance mold, the receiving filter 2706 serves as the configuration of having an unbalance-balance blocking output terminal.

[0129] By applying the balanced type device of this invention to the transmitting filter 2703 or the receiving filter 2706 of the balanced type RF circuit 2701, and applying the balanced type RF device of this invention to the transmitting amplifier 2702 or a head amplifier 2707,

modulation precision degradation at the time of transmission by degradation of a balance property can be suppressed, and sensibility degradation at the time of reception by degradation of a balance property can be suppressed, and a highly efficient balanced type RF circuit can be realized.

[0130] Moreover, when switches 2704 are a balanced type and the transmitting amplifier 2702 and a head amplifier 2707 is an unbalance mold, the same effectiveness is acquired by replacing the input/output terminal of the balanced type of the transmitting filter 2703 or the receiving filter 2706, and an unbalance mold.

[0131] Moreover, in the balanced type high frequency circuit 2701, although explained using a switch 2704 as a means which switches transmission and reception, this may be a common machine.

[0132] Moreover, in the balanced type RF circuit of the gestalt of this operation, the phase circuit of this invention may be formed on the circuit board. For example, in drawing 27 , by forming between [2708 and 2709] the balanced type transmission lines on the circuit board, balance property degradation by the cross talk of an inphase signal component is suppressed, and the outstanding balanced type RF circuit can be realized.

[0133] Moreover, in the gestalt of operation of this invention, although explained using a surface acoustic wave filter and a semiconductor device as a balanced type high frequency device, it does not restrict to this and can apply to other devices which carry out balance actuation.

[0134] Moreover, about the device dealing with a high frequency signal, a parasitism component becomes large, an inphase signal component increases with a cross talk etc., and degradation of a balance property becomes larger, so that a frequency is high. Therefore, about the balanced type high frequency device of this invention, the effectiveness is also so large that a frequency is high, and the component size of the transmission line or an impedance component which forms a phase circuit can be miniaturized.

[0135]

[Effect of the Invention] This invention can offer the balanced type high frequency device which has a good balance property, a balanced type high frequency circuit, a phase circuit, and the unbalance good-sized approach so that clearly from the above explanation.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The block diagram of the balanced type high frequency device in the gestalt 1 of operation of this invention

[Drawing 2] The explanatory view of the balance property degradation cause analysis in the conventional surface acoustic wave filter

[Drawing 3] The property Fig. of the balance property analysis in the conventional surface acoustic wave filter

(a) Amplitude balance property Fig.

(b) Phase balance property Fig.

[Drawing 4] The explanatory view of the balanced type high frequency device in the gestalt 1 of operation of this invention of operation

[Drawing 5] The block diagram of the balanced type high frequency device in the gestalt 2 of operation of this invention

[Drawing 6] The block diagram of the balanced type high frequency device in the gestalt 3 of operation of this invention

[Drawing 7] The explanatory view of the balanced type high frequency device in the gestalt 3 of operation of this invention of operation

[Drawing 8] The block diagram of the balanced type high frequency device in the gestalt 4 of operation of this invention

[Drawing 9] (a) The explanatory view of the balanced type high frequency device in the gestalt 4 of operation of this invention of operation

(b) Drawing showing the equal circuit of the phase circuit about the differential signal component in the gestalt 4 of operation of this invention

(c) Drawing showing the equal circuit of the phase circuit about the inphase signal component in the gestalt 4 of operation of this invention

[Drawing 10] (a) The explanatory view of the balanced type high frequency device in the gestalt 4 of operation of this invention of operation

- (b) Drawing showing the equal circuit of the phase circuit about the differential signal component in the gestalt 4 of operation of this invention
- (c) Drawing showing the equal circuit of the phase circuit about the inphase signal component in the gestalt 4 of operation of this invention
- [Drawing 11] The block diagram of the balanced type high frequency device in the gestalt 5 of operation of this invention
- [Drawing 12] (a) The explanatory view of the balanced type high frequency device in the gestalt 5 of operation of this invention of operation
- (b) Drawing showing the equal circuit of the phase circuit about the differential signal component in the gestalt 5 of operation of this invention
- (c) Drawing showing the equal circuit of the phase circuit about the inphase signal component in the gestalt 5 of operation of this invention
- [Drawing 13] (a) The explanatory view of the balanced type high frequency device in the gestalt 5 of operation of this invention of operation
- (b) Drawing showing the equal circuit of the phase circuit about the differential signal component in the gestalt 5 of operation of this invention
- (c) Drawing showing the equal circuit of the phase circuit about the inphase signal component in the gestalt 5 of operation of this invention
- [Drawing 14] The block diagram of the balanced type high frequency device in the gestalt 6 of operation of this invention
- [Drawing 15] (a) Passage property Fig. of the balanced type high frequency device when using the phase circuit 603
- (b) Amplitude balance property Fig. of the balanced type high frequency device when using the phase circuit 603
- (c) Phase balance property Fig. of the balanced type high frequency device when using the phase circuit 603
- [Drawing 16] (a) Amplitude balance property Fig. of the balanced type high frequency device when using the phase circuit 603
- (b) Phase balance property Fig. of the balanced type high frequency device when using the phase circuit 603
- [Drawing 17] (a) Passage property Fig. of the balanced type high frequency device when using the phase circuit 901
- (b) Amplitude balance property Fig. of the balanced type high frequency device when using the phase circuit 901
- (c) Phase balance property Fig. of the balanced type high frequency device when using the phase circuit 901

- [Drawing 18] (a) Amplitude balance property Fig. of the balanced type high frequency device when using the phase circuit 901
(b) Phase balance property Fig. of the balanced type high frequency device when using the phase circuit 901
- [Drawing 19] (a) Passage property Fig. of the balanced type high frequency device when using the phase circuit 1001
(b) Amplitude balance property Fig. of the balanced type high frequency device when using the phase circuit 1001
(c) Phase balance property Fig. of the balanced type high frequency device when using the phase circuit 1001
- [Drawing 20] (a) Amplitude balance property Fig. of the balanced type high frequency device when using the phase circuit 1001
(b) Phase balance property Fig. of the balanced type high frequency device when using the phase circuit 1001
- [Drawing 21] (a) Impedance-characteristic Fig. when using the phase circuit 601
(b) Impedance-characteristic Fig. when using the phase circuit 2201
- [Drawing 22] The block diagram with which a matching circuit is included in a phase circuit
- [Drawing 23] (a) The block diagram of the balanced type high frequency device in the gestalt 7 of operation of this invention
(b) The block diagram of the balanced type high frequency device which has a phase circuit including a matching circuit
- [Drawing 24] The block diagram of the balanced type high frequency device in the gestalt 8 of operation of this invention
- [Drawing 25] The block diagram of the balanced type high frequency device in the gestalt 9 of operation of this invention
- [Drawing 26] The block diagram of the balanced type high frequency device in the gestalt 10 of operation of this invention
- [Drawing 27] The block diagram of the balanced type RF circuit in the gestalt 11 of operation of this invention
- [Drawing 28] The block diagram of the conventional balanced type high frequency device
- [Drawing 29] A block diagram including the matching circuit of the conventional balanced type high frequency device
- (a) A block diagram in case a matching circuit is one impedance component
(b) A block diagram in case matching circuits are two impedance components
- [Drawing 30] The block diagram of the conventional surface acoustic wave filter

- [Drawing 31] A block diagram including the matching circuit of the conventional surface acoustic wave filter
- [Drawing 32] (a) The passage property Fig. of the conventional surface acoustic wave filter
- (b) The amplitude balance property Fig. of the conventional surface acoustic wave filter
- (c) The phase balance property Fig. of the conventional surface acoustic wave filter
- [Description of Notations]
- 101 Balanced Type High Frequency Device
- 102 Balanced Type Component
- 103 Phase Circuit
- 201 Surface Acoustic Wave Filter
- 202 Ideal Surface Acoustic Wave Filter
- 203, 204 Capacity component
- 501 Balanced Type High Frequency Device
- 502 Balanced Type Component
- 503, 504 Phase circuit
- 601 Balanced Type High Frequency Device
- 602 Balanced Type Component
- 603 Phase Circuit
- 604 Transmission Line
- 801 Balanced Type High Frequency Device
- 802 Balanced Type Component
- 803 Phase Circuit
- 804, 805, 806 Impedance component
- 901 Phase Circuit
- 902, 903 Capacitor
- 904 Inductor
- 905 Imaginary Earth Point
- 1001 Phase Circuit
- 1002 1003 Inductor
- 1004 Capacitor
- 1005 Imaginary Earth Point
- 1101 Balanced Type High Frequency Device
- 1102 Balanced Type Component
- 1103 Phase Circuit
- 1104, 1105, 1106 Impedance component
- 1201 Phase Circuit
- 1202 1203 Inductor
- 1204 Capacitor

1205 Node
1301 Phase Circuit
1302 1303 Capacitor
1304 Inductor
1305 Node
1401 Balanced Type High Frequency Device
1402 Surface Acoustic Wave Filter
1403 Phase Circuit
1404 Piezo-electric Substrate
1405 1st IDT Electrode
1406 2nd IDT Electrode
1407 3rd IDT Electrode
1408 1st Reflector Electrode
1409 2nd Reflector Electrode
1601, 1801, 2001 Maximum of amplitude balance property degradation of the conventional surface acoustic wave filter
1602, 1802, 2002 The minimum value of amplitude balance property degradation of the conventional surface acoustic wave filter
1603, 1803, 2003 Maximum of phase balance property degradation of the conventional surface acoustic wave filter
1604, 1804, 2004 The minimum value of phase balance property degradation of the conventional surface acoustic wave filter
2101 2102 Field which shows near the passband frequency
2201 Phase Circuit
2202 Capacitor
2301 Balanced Type High Frequency Device
2302 Balanced Type Component
2303 Phase Circuit
2304 2305 Capacitor
2306 Inductor
2307 Inductor as a Matching Circuit
2308 Imaginary Earth Point
2309 Synthetic Inductor
2401 Balanced Type High Frequency Device
2402 Surface Acoustic Wave Filter
2403 Phase Circuit
2404 Piezo-electric Substrate
2405 1st IDT Electrode
2406 2nd IDT Electrode
2407 3rd IDT Electrode
2408 1st Reflector Electrode

2409 2nd Reflector Electrode
2410 1st Division IDT Electrode
2411 2nd Division IDT Electrode
2501 Balanced Type High Frequency Device
2502 Surface Acoustic Wave Filter
2503 Phase Circuit
2504 Piezo-electric Substrate
2505 1st IDT Electrode
2506 2nd IDT Electrode
2507 3rd IDT Electrode
2508 1st Reflector Electrode
2509 2nd Reflector Electrode
2601 Balanced Type High Frequency Device
2602 Semiconductor Device
2603 Phase Circuit
2604a, 2604b, 2605a, 2605b Bipolar transistor
2606a, 2606b Inductor
2607 DC Cut Capacitor
2608 Bypass Capacitor
2609a, 2609b DC cut capacitor
2610 2611 Bias circuit
2612a, 2612b Choke inductor
2701 Balanced Type RF Circuit
2702 Transmitting Amplifier
2703 Transmitting Filter
2704 Switch
2705 Antenna
2706 Receiving Filter
2707 Head Amplifier
2708 2709 Balanced type transmission line
2801 2901 Balanced type high frequency device
2902, 2904, 2905 Matching circuit
2903 Balanced Type High Frequency Device
3001 Surface Acoustic Wave Filter
3002 Piezo-electric Substrate
3003 1st IDT Electrode
3004 2nd IDT Electrode
3005 3rd IDT Electrode
3006 1st Reflector Electrode
3007 2nd Reflector Electrode
3101 Surface Acoustic Wave Filter

3102 Piezo-electric Substrate
3103 1st IDT Electrode
3104 2nd IDT Electrode
3105 3rd IDT Electrode
3106 1st Reflector Electrode
3107 2nd Reflector Electrode
3108 1st Division IDT Electrode
3109 2nd Division IDT Electrode
3110 Inductor

[Translation done.]


* NOTICES *

JPO and NCIPI are not responsible for any
damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. *** shows the word which can not be translated.
3. In the drawings, any words are not translated.


DRAWINGS

[Drawing 1]




[Drawing 3]

(a)




(b)






[Drawing 4]

101




[Drawing 2]




[Drawing 7]


(a)




(b)




(c)





[Drawing 8]




[Drawing 9]



[Drawing 10]




[Drawing 11]
1101



[Drawing 14]


1401



[Drawing 12]

(a)


1101




(b)

(c)

逆相




同相




[Drawing 13]


(a)



(b)




(c)




[Drawing 16]

(a)




(b)




[Drawing 18]

(a)




(b)




[Drawing 15]


(a)



(b)




(c)




[Drawing 17]


(a)



(b)




(c)




[Drawing 20]

(a)




(b)




[Drawing 21]


(a)




(b)




[Drawing 19]




[Drawing 22]



[Drawing 23]




[Drawing 25]
2501




[Drawing 24]

2401




[Drawing 26]

2601




[Drawing 27]

2701




[Drawing 28]




[Drawing 29]


(a)




(b)



[Drawing 30]




[Drawing 31]




[Drawing 32]


(a)



(b)



(c)



[Translation done.]

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2003-338724

(P2003-338724A)

(43)公開日 平成15年11月28日(2003.11.28)

(51)Int.Cl.⁷
H 03 H 7/42
H 01 P 5/10
H 03 H 9/145
9/64

識別記号

F I
H 03 H 7/42
H 01 P 5/10
H 03 H 9/145
9/64

テ-マコ-ト^{*}(参考)
5 J 0 9 7
A
A
Z

審査請求 未請求 請求項の数31 O L (全 26 頁)

(21)出願番号 特願2003-66389(P2003-66389)
(22)出願日 平成15年3月12日(2003.3.12)
(31)優先権主張番号 特願2002-71861(P2002-71861)
(32)優先日 平成14年3月15日(2002.3.15)
(33)優先権主張国 日本 (JP)

(71)出願人 000005821
松下電器産業株式会社
大阪府門真市大字門真1006番地
(72)発明者 中村 弘幸
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 中谷 優文
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(74)代理人 100092794
弁理士 松田 正道


最終頁に続く

(54)【発明の名称】 平衡型高周波デバイス、及びそれを用いた平衡型高周波回路

(57)【要約】

【課題】 平衡型デバイスに関して、バランス特性が劣化するという課題があった。

【解決手段】 信号を入力する入力端子INと、信号を出力する出力端子OUT1、OUT2とを有する平衡型素子102と、位相回路103とを備え、入力端子IN及び出力端子OUT1、OUT2の少なくともいずれかが平衡型入力端子または平衡型出力端子OUT1、OUT2であり、平衡型入力端子間または前記平衡型出力端子OUT1、OUT2間に位相回路103が電気的に接続されており、位相回路103は、信号の同相信号成分を低減する。



【特許請求の範囲】

【請求項1】 信号を入力する入力端子と、信号を出力する出力端子とを有する平衡型素子と、位相回路とを備え、前記入力端子及び前記出力端子の少なくともいずれかが平衡型入力端子または平衡型出力端子であり、前記平衡型入力端子間または前記平衡型出力端子間に前記位相回路が電気的に接続されており、前記位相回路は、前記信号の同相信号成分を低減する平衡型高周波デバイス。

【請求項2】 前記位相回路は所定の周波数において共振する共振回路である請求項1に記載の平衡型高周波デバイス。

【請求項3】 前記共振回路は、前記信号の同相信号成分に対して接地面に対して直列共振する直列共振回路である請求項2に記載の平衡型高周波デバイス。

【請求項4】 前記共振回路は、前記信号の差動信号成分に対して接地面に対して並列共振する並列共振回路である請求項2に記載の平衡型高周波デバイス。

【請求項5】 前記位相回路は、前記信号の差動信号成分に対する整合回路を含む請求項2～4のいずれかに記載の平衡型高周波デバイス。

【請求項6】 前記位相回路は、伝送線路により構成されている請求項2～4のいずれかに記載の平衡型高周波デバイス。

【請求項7】 前記伝送線路の線路長は、 λ を波長、nを整数とした時に、 $(\lambda/4 + n\lambda)$ 以上、 $(3\lambda/4 + n\lambda)$ 以下である請求項6に記載の平衡型高周波デバイス。

【請求項8】 前記伝送線路の線路長は、 λ を波長、nを整数とした時に、 $(3\lambda/8 + n\lambda)$ 以上、 $(5\lambda/8 + n\lambda)$ 以下である請求項7に記載の平衡型高周波デバイス。

【請求項9】 前記伝送線路の線路長は、実質上 $\lambda/2$ である請求項8に記載の平衡型高周波デバイス。

【請求項10】 前記位相回路は、前記信号の同相信号成分に関しては、実質上、先端開放 $\lambda/4$ 線路の直列共振回路として動作し、前記信号の差動信号成分に関しては、実質上、先端終端 $\lambda/4$ 線路の並列共振回路として動作すること特徴とする請求項9に記載の平衡型高周波デバイス。

【請求項11】 前記位相回路は、少なくとも3つのインピーダンス素子により構成されており、前記平衡型入力端子または前記平衡型出力端子の接地面とのインピーダンスに関して、前記信号の同相信号成分の接地面に対するインピーダンスが、前記信号の差動信号成分の接地面に対するインピーダンスよりも低く設定されている請求項2～4のいずれかに記載の平衡型高周波デバイス。

【請求項12】 前記平衡型入力端子の一方または前記

平衡型出力端子の一方と接地面との間に第1のインピーダンス素子が接続されており、

前記平衡型入力端子の他方または前記平衡型出力端子の他方と接地面との間に第2のインピーダンス素子が接続されており、

前記平衡型入力端子間または前記平衡型出力端子間に第3のインピーダンス素子が接続されており、

前記第1、第2のインピーダンス素子のインピーダンスの虚数部と前記第3のインピーダンス素子のインピーダンスの虚数部との極性が異なる請求項11に記載の平衡型高周波デバイス。

【請求項13】 前記信号の差動信号成分に関しては、前記第1のインピーダンス素子及び前記第3のインピーダンス素子と、前記第2のインピーダンス素子及び前記第3のインピーダンス素子とは、それぞれ所定の周波数において接地面に対して並列共振回路を形成することを特徴とする請求項12に記載の平衡型高周波デバイス。

【請求項14】 前記信号の同相信号成分に関しては、前記平衡型入力端子の一方または前記平衡型出力端子の一方と接地面とのインピーダンス、及び前記平衡型入力端子の他方または前記平衡型出力端子の他方と接地面とのインピーダンスは、特性インピーダンスを Z_0 とした場合に、それぞれ $2 \times Z_0$ 以下である請求項12記載の平衡型高周波デバイス。

【請求項15】 前記信号の同相信号成分の接地面に対するインピーダンスが、特性インピーダンスを Z_0 とした時に、 $0.5 \times Z_0$ 以下である請求項14に記載の平衡型高周波デバイス。

【請求項16】 平衡型入力端子間または平衡型出力端子間に第1のインピーダンス素子と第2のインピーダンス素子とが直列に接続されており、前記第1のインピーダンス素子と前記第2のインピーダンス素子との間は、第3のインピーダンス素子を介して接続される構成であって、前記第1、第2のインピーダンス素子のインピーダンスの虚数部と前記第3のインピーダンス素子のインピーダンスの虚数部との極性が異なる請求項11に記載の平衡型高周波デバイス。

【請求項17】 前記信号の同相信号成分に関しては、前記第1のインピーダンス素子及び前記第3のインピーダンス素子と、前記第2のインピーダンス素子及び前記第3のインピーダンス素子とは、それぞれ所定の周波数において接地面に対して直列共振回路を形成する請求項16に記載の平衡型高周波デバイス。

【請求項18】 前記平衡型素子は弹性表面波フィルタであり、

前記弹性表面波フィルタは、圧電基板と、前記圧電基板上に形成された複数のインターディジタルトランスデューサ電極であるIDT電極とを有し、前記少なくとも1つのIDT電極は平衡型入力端子また

は平衡型出力端子に接続されている請求項1～4のいずれかに記載の平衡型高周波デバイス。

【請求項19】 前記弹性表面波フィルタは、少なくとも第1、第2、第3のIDT電極を弹性表面波の伝搬方向に沿って配置した縦モード型の弹性表面波フィルタであり、前記第1のIDT電極の両側に前記第2、第3のIDT電極が配置され、

前記第1のIDT電極は平衡型であって、前記第1のIDT電極を構成する一方、および他方の電極指は、それぞれ平衡型入力端子にまたはそれ平衡型出力端子に接続されている請求項18に記載の平衡型高周波デバイス。

【請求項20】 前記弹性表面波フィルタが、少なくとも第1、第2、第3のIDT電極を弹性表面波の伝搬方向に沿って配置した縦モード型の弹性表面波フィルタであり、

前記第1のIDT電極の両側に前記第2、第3のIDT電極が配置され、

前記第1のIDT電極は、複数の分割IDT電極により構成され、

前記分割IDT電極の少なくとも2つは、それぞれ平衡型入力端子にまたはそれ平衡型出力端子に接続されている請求項18に記載の平衡型高周波デバイス。

【請求項21】 前記弹性表面波フィルタが、少なくとも第1、第2、第3のIDT電極を弹性表面波の伝搬方向に沿って配置した縦モード型の弹性表面波フィルタであり、

前記第1のIDT電極の両側に前記第2、第3のIDT電極が配置され、

前記第2のIDT電極は平衡型入力端子の一方または平衡型出力端子の一方に接続されており、

前記第3のIDT電極は平衡型入力端子の他方または平衡型出力端子の他方に接続されている請求項18に記載の平衡型高周波デバイス。

【請求項22】 前記平衡型素子は、半導体素子である請求項1～4のいずれかに記載の平衡型高周波デバイス。

【請求項23】 前記半導体素子は、複数のトランジスタを用いて構成される増幅器である請求項22に記載の平衡型高周波デバイス。

【請求項24】 前記位相回路の少なくとも一部が、電極パターンを複数の誘電体層上に形成して前記誘電体層を積層することにより形成される積層デバイスに含まれる構成である請求項1～4のいずれかに記載の平衡型高周波デバイス。

【請求項25】 前記積層デバイスは少なくとも一つの回路機能を有し、

前記平衡型高周波デバイスと前記積層デバイスとが複合化されている請求項24に記載の平衡型高周波デバイ

ス。

【請求項26】 請求項1～4のいずれかに記載の平衡型高周波デバイスを備えた平衡型高周波回路。

【請求項27】 前記平衡型高周波回路を構成する送信フィルタおよび／または受信フィルタに請求項18に記載の平衡型高周波デバイスを用いた請求項26に記載の平衡型高周波回路。

【請求項28】 前記平衡型高周波回路を構成する送信増幅器および／または受信増幅器に請求項22に記載の平衡型高周波デバイスを用いた請求項26に記載の平衡型高周波回路。

【請求項29】 回路基板と、前記回路基板に設けられた平衡型伝送線路とを備え、前記平衡型伝送線路間に請求項1～4のいずれかに記載の位相回路が接続されている平衡型高周波回路。

【請求項30】 信号を入力する入力端子と、信号を出力する出力端子とを有し、前記入力端子及び前記出力端子の少なくともいずれかが平衡型入力端子または平衡型出力端子である平衡型素子の前記平衡型入力端子間または前記平衡型出力端子間に電気的に接続され、前記信号の同相信号成分を低減する位相回路部を備えた位相回路。

【請求項31】 信号を入力する入力端子と、信号を出力する出力端子とを有し、前記入力端子及び前記出力端子の少なくともいずれかが平衡型入力端子または平衡型出力端子である平衡型素子の前記平衡型入力端子間または前記平衡型出力端子間に信号の同相信号成分を低減する同相信号成分低減ステップを備えた平衡度良好化方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、弹性表面波フィルタや高周波増幅器等の平衡型高周波デバイス、それを用いた平衡型高周波回路、位相回路、及び平衡度良好化方法に関するものである。

【0002】

【従来の技術】近年、移動体通信の発展に伴い、使用されるデバイスの高性能化、小型化が期待されている。さらに、デバイス間のクロストークなどに対する雑音特性の良好化を目的として、RF段に使用されるフィルタや半導体素子の平衡化（バランス化）が進み、良好なバランス特性が求められている。フィルタに関しては、従来より、弹性表面波フィルタが広く用いられている。特に、縦モード型の弹性表面波フィルタはIDT電極の構成上、平衡－不平衡変換が容易に実現でき、平衡型入出力端子を有するRF段のフィルタとして、低ロス、高減衰、良好なバランス特性が期待されている。

【0003】以下、従来の平衡型高周波デバイスについて説明する。図28に従来の平衡型高周波デバイス2801の構成を示す。平衡型高周波デバイス2801は、

不平衡型入出力端子である入力端子INと、平衡型入出力端子である出力端子OUT1、OUT2により構成される。

【0004】また、平衡型高周波デバイスにおいては、インピーダンス整合が必要とされる。図29に示すのは、整合回路を有する従来の平衡型高周波デバイスの構成の一例である。図29(a)において、平衡型高周波デバイス2901は、不平衡型入出力端子である入力端子INと、平衡型入出力端子である出力端子OUT1、OUT2により構成される。さらに、出力端子間には整合回路2902が接続される。また、図29(b)において、平衡型高周波デバイス2903は、不平衡型入出力端子である入力端子INと、平衡型入出力端子である出力端子OUT1、OUT2により構成される。さらに、出力端子OUT1、OUT2と接地面の間には整合回路2904、2905がそれぞれ接続される。このような整合回路に関しては、平衡型高周波デバイスと平衡型入出力端子の特性インピーダンスとの整合をとるために用いられていた。

【0005】このような平衡型高周波デバイスの一例として、従来の弹性表面波フィルタについて説明する。図30に示すのは、平衡型入出力端子を有する弹性表面波フィルタ3001の構成図である。図30において、弹性表面波フィルタ3001は、圧電基板3002上に、第1、第2、第3のインターディジタルトランズデューサ電極(以下、IDT電極とする)3003、3004、3005と第1、第2の反射器電極3006、3007により構成される。第1のIDT電極3003の一方の電極指は出力端子OUT1に接続され、第1のIDT電極3003の他方の電極指は出力端子OUT2に接続される。また、第2、第3のIDT電極3004、3005の一方の電極指を入力端子INに接続し、他方を接地する。以上の構成とすることにより、不平衡型-平衡型入出力端子を有する弹性表面波フィルタを実現することができる。また、図30の弹性表面波フィルタにおいて、入出力端子のインピーダンスはそれぞれ 5Ω と設計されている。

【0006】また、整合回路を有する平衡型高周波デバイスの一例として、従来の弹性表面波フィルタについて説明する。図31に示すのは、整合回路を有する弹性表面波フィルタ3101の構成図である。図31において、弹性表面波フィルタ3101は、圧電基板3102上に、第1、第2、第3のインターディジタルトランズデューサ電極(以下、IDT電極とする)3103、3104、3105と第1、第2の反射器電極3106、3107により構成される。第1のIDT電極3103は2つの分割IDT電極に分割され、第1の分割IDT電極3108の一方の電極指は出力端子OUT1に接続され、第2の分割IDT電極3109の一方の電極指は出力端子OUT2に接続され、第1、第2の分割ID

T電極の他方の電極指は電気的に接続される。また、第2、第3のIDT電極3104、3105の一方の電極指は入力端子INに接続され、他方は接地される。さらに、出力端子間には、整合回路としてインダクタ3110が接続されている。以上の構成とすることにより、不平衡型-平衡型入出力端子を有する弹性表面波フィルタを実現することができる。また、図31の弹性表面波フィルタにおいて、入出力端子のインピーダンスは入力側が 5Ω 、出力側が 15Ω と設計されており、インピーダンス変換の機能を有する。

【0007】図32に示すのは、図30で示した従来の900MHz帯の弹性表面波フィルタの特性図である。図32において、(a)は通過特性であり、(b)は通過帯域(925MHzから960MHzまで)における振幅バランス特性であり、(c)は通過帯域における位相バランス特性である。図32より、通過帯域において、振幅バランス特性は $-0.67dB \sim +0.77dB$ 、位相バランス特性は $-6.3^\circ \sim +9.4^\circ$ と大きく劣化している。

【0008】ここで、振幅バランス特性とは、入力端子INと出力端子OUT1との信号振幅と、入力端子INと出力端子OUT2との信号振幅との振幅差を表したものであり、この値が零となればバランス特性の劣化はない。また、位相バランス特性とは、入力端子INと出力端子OUT1との信号位相と、入力端子INと出力端子OUT2との信号位相との位相差の 180° からのずれを表したものであり、この値が零となればバランス特性の劣化はない。

【0009】

【発明が解決しようとする課題】しかしながら、上述の平衡型高周波デバイス、及びその一例として説明した弹性表面波フィルタにおいては、重要な電気的特性の一つであるバランス特性の劣化が大きいという課題があった。

【0010】本発明では、平衡型高周波デバイスに関して、劣化原因を考察することによりバランス特性の改善手法を導き、良好なバランス特性を有する平衡型高周波デバイス、平衡型高周波回路、位相回路、及び平衡度良好化方法を提供することを目的とするものである。

【0011】

【課題を解決するための手段】上述した課題を解決するために、第1の本発明は、信号を入力する入力端子(IN)と、信号を出力する出力端子(OUT1、OUT2)とを有する平衡型素子(102)と、位相回路(103)とを備え、前記入力端子(IN)及び前記出力端子(OUT1、OUT2)の少なくともいずれかが平衡型入力端子または平衡型出力端子(OUT1、OUT1)であり、前記平衡型入力端子間または前記平衡型出力端子間(OUT1、OUT2)に前記位相回路(103)が電気的に接続されており、前記位相回路(103)

3)は、前記信号の同相信号成分を低減する平衡型高周波デバイス(101)である。

【0012】また、第2の本発明は、前記位相回路(103)は所定の周波数において共振する共振回路である第1の本発明の平衡型高周波デバイスである。

【0013】また、第3の本発明は、前記共振回路(1201)は、前記信号の同相信号成分に対して接地面に対して直列共振する直列共振回路である第2の本発明の平衡型高周波デバイスである。

【0014】また、第4の本発明は、前記共振回路(901)は、前記信号の差動信号成分に対して接地面に対して並列共振する並列共振回路である第2の本発明の平衡型高周波デバイスである。

【0015】また、第5の本発明は、前記位相回路(2303)は、前記信号の差動信号成分に対する整合回路(2307)を含む第2~4の本発明のいずれかの平衡型高周波デバイスである。

【0016】また、第6の本発明は、前記位相回路(603)は、伝送線路(604)により構成されている第2~4の本発明のいずれかの平衡型高周波デバイスである。

【0017】また、第7の本発明は、前記伝送線路(604)の線路長は、 λ を波長、nを整数とした時に、 $(\lambda/4 + n\lambda)$ 以上、 $(3\lambda/8 + n\lambda)$ 以下である第6の本発明の平衡型高周波デバイスである。

【0018】また、第8の本発明は、前記伝送線路の線路長(604)は、 λ を波長、nを整数とした時に、 $(3\lambda/8 + n\lambda)$ 以上、 $(5\lambda/8 + n\lambda)$ 以下である第7の本発明の平衡型高周波デバイスである。

【0019】また、第9の本発明は、前記伝送線路(604)の線路長は、実質上 $\lambda/2$ である第8の本発明の平衡型高周波デバイスである。

【0020】また、第10の本発明は、前記位相回路(603)は、前記信号の同相信号成分に関しては、実質上、先端開放入/4線路の直列共振回路として動作し、前記信号の差動信号成分に関しては、実質上、先端終端入/4線路の並列共振回路として動作すること特徴とする第9の本発明の平衡型高周波デバイスである。

【0021】また、第11の本発明は、前記位相回路(803)は、少なくとも3つのインピーダンス素子により構成されており、前記平衡型入力端子または前記平衡型出力端子の接地面とのインピーダンスに関して、前記信号の同相信号成分の接地面に対するインピーダンスが、前記信号の差動信号成分の接地面に対するインピーダンスよりも低く設定されている第2~4の本発明のいずれかの平衡型高周波デバイスである。

【0022】また、第12の本発明は、前記平衡型入力端子の一方または前記平衡型出力端子(OUT1、OUT2)の一方と接地面との間に第1のインピーダンス素子(804)が接続されており、前記平衡型入力端子の

他方または前記平衡型出力端子(OUT1、OUT2)の他方と接地面との間に第2のインピーダンス素子(805)が接続されており、前記平衡型入力端子間または前記平衡型出力端子(OUT1、OUT2)間に第3のインピーダンス素子(806)が接続されており、前記第1、第2のインピーダンス素子(804、805)のインピーダンスの虚数部と前記第3のインピーダンス素子(806)のインピーダンスの虚数部との極性が異なる第11の本発明の平衡型高周波デバイスである。

【0023】また、第13の本発明は、前記信号の差動信号成分に関しては、前記第1のインピーダンス素子(902)及び前記第3のインピーダンス素子(904)と、前記第2のインピーダンス素子(903)及び前記第3のインピーダンス素子(904)とは、それぞれ所定の周波数において接地面に対して並列共振回路を形成することを特徴とする第12の本発明の平衡型高周波デバイスである。

【0024】また、第14の本発明は、前記信号の同相信号成分に関しては、前記平衡型入力端子の一方または前記平衡型出力端子(OUT1、OUT2)の一方と接地面とのインピーダンス、及び前記平衡型入力端子の他方または前記平衡型出力端子(OUT1、OUT2)の他方と接地面とのインピーダンスは、特性インピーダンスをZ0とした場合に、それぞれ $2 \times Z0$ 以下である第12の本発明の平衡型高周波デバイスである。

【0025】また、第15の本発明は、前記信号の同相信号成分の接地面に対するインピーダンスが、特性インピーダンスをZ0とした時に、 $0.5 \times Z0$ 以下である第14の本発明の平衡型高周波デバイスである。

【0026】また、第16の本発明は、平衡型入力端子間または平衡型出力端子(OUT1、OUT2)間に第1のインピーダンス素子(1104)と第2のインピーダンス素子(1105)とが直列に接続されており、前記第1のインピーダンス素子(1104)と前記第2のインピーダンス素子(1105)との間は、第3のインピーダンス素子(1106)を介して接地される構成であって、前記第1、第2のインピーダンス素子(1104、1105)のインピーダンスの虚数部と前記第3のインピーダンス素子(1106)のインピーダンスの虚数部との極性が異なる第11の本発明の平衡型高周波デバイスである。

【0027】また、第17の本発明は、前記信号の同相信号成分に関しては、前記第1のインピーダンス素子(1202)及び前記第3のインピーダンス素子(1204)と、前記第2のインピーダンス素子(1203)及び前記第3のインピーダンス素子(1204)とは、それぞれ所定の周波数において接地面に対して直列共振回路を形成する第16の本発明の平衡型高周波デバイスである。

【0028】また、第18の本発明は、前記平衡型素子

は弾性表面波フィルタ(1402)であり、前記弾性表面波フィルタ(1402)は、圧電基板(1404)と、前記圧電基板(1404)上に形成された複数のインターディジタルトランステューサ電極であるIDT電極(1405、1406、1407)とを有し、前記少なくとも1つのIDT電極(1405)は平衡型入力端子または平衡型出力端子(OUT1、OUT2)に接続されている第1～4の本発明のいずれかの平衡型高周波デバイスである。

【0029】また、第19の本発明は、前記弾性表面波フィルタは、少なくとも第1、第2、第3のIDT電極(1405、1406、1407)を弾性表面波の伝搬方向に沿って配置した縦モード型の弾性表面波フィルタであり、前記第1のIDT電極(1405)の両側に前記第2、第3のIDT電極(1406、1407)が配置され、前記第1のIDT電極(1405)は平衡型であって、前記第1のIDT電極(1405)を構成する一方、および他方の電極指は、それぞれ平衡型入力端子にまたはそれぞれ平衡型出力端子(OUT1、OUT2)に接続されている第18の本発明の平衡型高周波デバイスである。

【0030】また、第20の本発明は、前記弾性表面波フィルタ(2402)が、少なくとも第1、第2、第3のIDT電極(2405、2406、2407)を弾性表面波の伝搬方向に沿って配置した縦モード型の弾性表面波フィルタであり、前記第1のIDT電極(2405)の両側に前記第2、第3のIDT電極(2406、2407)が配置され、前記第1のIDT電極(2405)は、複数の分割IDT電極(2410、2411)により構成され、前記分割IDT電極(2410、2411)の少なくとも2つは、それぞれ平衡型入力端子にまたはそれぞれ平衡型出力端子(OUT1、OUT2)に接続されている第18の本発明の平衡型高周波デバイスである。

【0031】また、第21の本発明は、前記弾性表面波フィルタ(2502)が、少なくとも第1、第2、第3のIDT電極(2505、2506、2507)を弾性表面波の伝搬方向に沿って配置した縦モード型の弾性表面波フィルタであり、前記第1のIDT電極(2505)の両側に前記第2、第3のIDT電極(2506、2507)が配置され、前記第2のIDT電極(2506)は平衡型入力端子の一方または平衡型出力端子(OUT1、OUT2)の一方に接続されており、前記第3のIDT電極(2507)は平衡型入力端子の他方または平衡型出力端子の他方(OUT1、OUT2)に接続されている第18の本発明の平衡型高周波デバイスである。

【0032】また、第22の本発明は、前記平衡型素子は、半導体素子(2602)である第1～4の本発明のいずれかの平衡型高周波デバイスである。

【0033】また、第23の本発明は、前記半導体素子(2602)は、複数のトランジスタを用いて構成される増幅器である第22の本発明の平衡型高周波デバイスである。

【0034】また、第24の本発明は、前記位相回路の少なくとも一部が、電極パターンを複数の誘電体層に形成して前記誘電体層を積層することにより形成される積層デバイスに含まれる構成である第1～4の本発明のいずれかの平衡型高周波デバイスである。

【0035】また、第25の本発明は、前記積層デバイスは少なくとも一つの回路機能を有し、前記平衡型高周波デバイスと前記積層デバイスとが複合化されている第24の本発明の平衡型高周波デバイスである。

【0036】また、第26の本発明は、第1～4の本発明のいずれかの平衡型高周波デバイスを備えた平衡型高周波回路である。

【0037】また、第27の本発明は、前記平衡型高周波回路を構成する送信フィルタ(2703)および／または受信フィルタ(2706)に第18の本発明の平衡型高周波デバイスを用いた第26の本発明の平衡型高周波回路である。

【0038】また、第28の本発明は、前記平衡型高周波回路を構成する送信増幅器および／または受信増幅器に第22の本発明の平衡型高周波デバイスを用いた第26の本発明の平衡型高周波回路である。

【0039】また、第29の本発明は、回路基板と、前記回路基板に設けられた平衡型伝送線路とを備え、前記平衡型伝送線路間に第1～4の本発明のいずれかの位相回路が接続されている平衡型高周波回路である。

【0040】また、第30の本発明は、信号を入力する入力端子と、信号を出力する出力端子とを有し、前記入力端子及び前記出力端子の少なくともいずれかが平衡型入力端子または平衡型出力端子である平衡型素子の前記平衡型入力端子間または前記平衡型出力端子間に電気的に接続され、前記信号の同相信号成分を低減する位相回路部を備えた位相回路である。

【0041】また、第31の本発明は、信号を入力する入力端子と、信号を出力する出力端子とを有し、前記入力端子及び前記出力端子の少なくともいずれかが平衡型入力端子または平衡型出力端子である平衡型素子の前記平衡型入力端子間または前記平衡型出力端子間に信号の同相信号成分を低減する同相信号成分低減ステップを備えた平衡度良好化方法である。

【0042】

【発明の実施の形態】以下に、本発明の実施の形態を図面を参照して説明する。

【0043】(実施の形態1)以下、本発明の実施の形態1の平衡型高周波デバイスについて図面を参照して説明する。図1に本発明の実施の形態1の平衡型高周波デバイス101の構成を示す。図1において、平衡型高周

波デバイス101は、平衡型素子102と位相回路103により構成される。また、平衡型素子102において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。さらに、出力端子間には位相回路103が接続される。以上の構成により不平衡型-平衡型入出力端子を有する平衡型高周波デバイスを実現することができる。

【0044】まず、平衡型高周波デバイスのバランス特性劣化原因に関して、弹性表面波フィルタを用いて考察を行う。図30に示す従来の弹性表面波フィルタ201に関しては、バランス特性が劣化するという課題があった。ここでは、図2に示す構成にてバランス特性の解析を行った。図2において、弹性表面波フィルタ201は、バランス特性の劣化のない理想的な弹性表面波フィルタ202と容量成分203、204により構成される。理想的な弹性表面波フィルタ202の入力側と出力側の間に容量成分203、204を接続することにより、弹性表面波フィルタ201の寄生成分による結合を仮定している。

【0045】図3に、これらの容量成分203、204を0.1pFした時のフィルタ特性を示す。図3に関して、(a)は通過帯域における振幅バランス特性であり、(b)は通過帯域における位相バランス特性である。図3のバランス特性の解析結果は、図2で示した従来の弹性表面波フィルタの実測特性と、バランス特性劣化の傾向として非常によく一致している。よって、バランス特性の劣化に関しては、平衡型素子の入力端子と出力端子との結合が主要因と考えられる。

【0046】次に、本発明の実施の形態1における平衡型高周波デバイスの動作について図面を用いて説明する。図4に示すのは、本発明の実施の形態1における平衡型高周波デバイス101の動作概略を示すものである。平衡型高周波デバイス101のバランス特性の劣化に関しては入力端子と出力端子との間の寄生成分による結合が主要因として考えられる。このことは、平衡型入出力端子を流れる信号成分を、同相信号成分と差動信号成分とを用いて表すことにより説明できると考えた。即ち、入力端子INから入力される信号成分iは、平衡型素子102により差動信号成分id1、id2として差動出力される。しかしながら、寄生成分による結合は出力端子OUT1、OUT2のそれぞれに差動化されずに同相信号成分ic1、ic2として重畳することになり、この同相信号成分ic1、ic2がバランス特性劣化の原因となる。

【0047】よって、本発明の実施の形態では、位相回路103が所定の周波数において共振回路として動作して平衡型素子102から出力端子側をみた同相信号成分ic1、ic2のインピーダンスを平衡型素子102から出力端子側をみた差動信号成分id1、id2のイン

ピーダンスよりも低くすることにより、同相信号成分ic1、ic2を低減することができる。

【0048】以上説明したように、本発明の平衡型高周波デバイス101は、位相回路103を用いて同相信号成分ic1、ic2を低減することにより、バランス特性の優れた平衡型高周波デバイスを実現することができる。

【0049】なお、本実施の形態では、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2であり、出力端子間には位相回路103が接続されるとして説明したが、これに限らない。入力側の端子は平衡型入出力端子である入力端子であり、出力側の端子は不平衡型入出力端子である出力端子であり、入力端子間には位相回路103が接続されていても構わない。

【0050】(実施の形態2)以下、本発明の実施の形態2の平衡型高周波デバイスについて図面を参照して説明する。図5に本発明の実施の形態2の平衡型高周波デバイス501の構成を示す。図5において、平衡型高周波デバイス501は、平衡型素子502と位相回路503、504により構成される。また、平衡型素子502において、入力側の端子は平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。以上の構成により平衡型-平衡型入出力端子を有する平衡型高周波デバイスを実現することができる。

【0051】本発明の平衡型高周波デバイス501においても、位相回路503が所定の周波数において共振回路として動作して平衡型素子502から入力端子側をみた同相信号成分ic1、ic2のインピーダンスを平衡型素子502から入力端子側をみた差動信号成分id1、id2のインピーダンスよりも低くして、位相回路504が所定の周波数において共振回路として動作して平衡型素子502から出力端子側をみた同相信号成分ic1、ic2のインピーダンスを平衡型素子502から出力端子側をみた差動信号成分id1、id2のインピーダンスよりも低くすることにより、同相信号成分ic1、ic2を低減し、バランス特性の優れた平衡型高周波デバイスを実現できるものである。

【0052】(実施の形態3)以下、本発明の実施の形態3の平衡型高周波デバイスについて図面を参照して説明する。ここでは、位相回路として、より具体的な回路構成を示す。図6に本発明の実施の形態2の平衡型高周波デバイス601の構成を示す。図6において、平衡型高周波デバイス601は、平衡型素子602と位相回路603により構成される。また、平衡型素子602において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。さらに、位相回路603は伝送線路604により構成され、出力端子間

に配置される。伝送線路604の長さは $\lambda/2$ （ここで、 λ は波長）であり、その位相変化量は 180° である。また、ここで、 λ は通過帯域内、或いは通過帯域近傍の周波数に対する長さである。以上の構成により不平衡型—平衡型入出力端子を有する平衡型高周波デバイスを実現することができる。

【0053】次に、図面を用いて、平衡型高周波デバイス601の動作を説明する。図7(a)に示すように、入力端子INから平衡型素子602に信号成分iが入力されると、平衡型素子からは、同相信号成分ic1、ic2と差動信号成分id1、id2が出力される。出力端子間に配置された伝送線路604は同相信号成分ic1、ic2と差動信号成分id1、id2に対して、それぞれ異なる動作となる。即ち、同相信号成分ic1、ic2に関しては、図7(b)に示すように、出力端子OUT1、OUT2のそれぞれに先端開放の $\lambda/4$ 線路が接続された構成となって直列共振回路として動作して、出力端子の接地面に対するインピーダンスはショートに近づき、同相信号成分ic1、ic2が出力端子OUT1、OUT2に伝達されることはない。

【0054】また、差動信号成分id1、id2に関しては、伝送線路604の中点で仮想接地面が設けられるため出力端子OUT1、OUT2のそれぞれに先端短絡の $\lambda/4$ 線路が接続された構成となって並列共振回路として動作して、出力端子の接地面に対するインピーダンスはオーブンに近づき、差動信号成分id1、id2は出力端子OUT1、OUT2に伝達される。

【0055】以上説明したように、本発明の実施の形態3における平衡型高周波デバイスは、位相回路として伝送線路604を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイスを実現できるものである。

【0056】なお、本実施の形態においては、位相回路を伝送線路にて構成しているが、この構成はこれに限るものではなく、位相回路として動作する構成であれば、本発明と同様の効果が得られる。

【0057】また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されていても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成しても構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。

【0058】なお、本実施の形態では、入力端子を不平衡型とし、出力端子を平衡型として説明したが、入力端子が平衡型であり、出力端子が不平衡型であっても構わ

ない。また、入力端子と出力端子ともに平衡型であってもよい。

【0059】(実施の形態4)以下、本発明の実施の形態4の平衡型高周波デバイスについて図面を参照して説明する。ここでは、位相回路として、より具体的な回路構成を示す。図8に本発明の実施の形態4の平衡型高周波デバイスの構成を示す。図8において、平衡型高周波デバイス801は、平衡型素子802と位相回路803とにより構成される。また、平衡型素子802において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。

【0060】位相回路803は、インピーダンス素子804、805、806により構成される。この時、出力端子OUT1、OUT2はそれぞれインピーダンス素子804、805を介して接地され、インピーダンス素子806は出力端子間に接続され、位相回路803は出力端子間に接続される構成となる。ここで、インピーダンス素子804と805のインピーダンスは実質上同じ値であり、また、インピーダンス素子806のインピーダンスの虚数部は、インピーダンス素子804、805のインピーダンスの虚数部と極性が逆となる。以上の構成により不平衡型—平衡型入出力端子を有する平衡型高周波デバイスが得られる。

【0061】次に、具体的なインピーダンス素子を用いて、本発明の実施の形態4における平衡型高周波デバイスの動作について説明する。図9は、本発明の実施の形態4における平衡型高周波デバイスの動作説明図である。図9(a)に示すように位相回路901はコンデンサ902、903、インダクタ904とにより構成される。図9(a)に示すように、入力端子INから平衡型素子802に信号成分iが入力されると、平衡型素子からは、同相信号成分ic1、ic2と差動信号成分id1、id2が出力される。ここで、出力端子間に接続されるインダクタ904は差動信号成分id1、id2に関して仮想接地点905を形成する。

【0062】図9(b)に差動信号成分id1、id2に関する位相回路901の等価回路を示す。差動信号成分id1、id2に関して、インダクタ904は仮想接地点905を形成するので、出力端子OUT1では、コンデンサ902とインダクタ904の一部とが、出力端子OUT2ではコンデンサ903とインダクタ904の一部とが、接地面に対して並列共振回路を形成することになり、この並列共振周波数を通過帯域内、或いは通過帯域近傍となるように設計することにより、所定の周波数の差動信号成分id1、id2は、接地面に対してインピーダンスが無限大に近づき、接地面に短絡されることなく出力端子に伝達される。即ち、差動信号成分に関しては、図7(c)で示した動作と実質上同じになる。図9(c)に同相信号成分ic1、ic2に関する位相

回路901の等価回路を示す。同相信号成分に関しては、OUT1とOUT2とはほぼ同電位となり、インダクタンス904は同相信号成分ic1、ic2に関しては仮想接地点を形成することができなく、OUT1とOUT2とは実質上オーブンとなる。ここでインダクタ904の一部とは、仮想接地点905までのことを意味する(図9(b)参照)。

【0063】よって、平衡型入出力端子OUT1、OUT2と接地面との間に配置されるインピーダンス素子としてのコンデンサ902、903のインピーダンスを十分小さい値に設計することにより、同相信号成分ic1、ic2は接地面に短絡され、平衡型入出力端子に伝達されることはない。

【0064】また、本発明の実施の形態4における位相回路は、図10に示す構成でもよい。図10は、本発明の実施の形態4における平衡型高周波デバイスの動作説明図である。図10(a)に示すように位相回路1001はインダクタ1002、1003、コンデンサ1004とにより構成される。図10(a)に示すように、入力端子INから平衡型素子802に信号成分iが入力されると、平衡型素子からは、同相信号成分ic1、ic2と差動信号成分id1、id2が出力される。ここで、出力端子間に接続されるコンデンサ1004は差動信号成分id1、id2に関して仮想接地点1005を形成する。

【0065】図10(b)に差動信号成分id1、id2に関する位相回路1001の等価回路を示す。図10(b)に示すように、差動信号成分id1、id2に関しては、コンデンサ1004は差動信号成分id1、id2に関して仮想接地点1005を形成するので、出力端子OUT1側では、インダクタ1002とコンデンサ1004の一部とが、出力端子OUT2側では、インダクタ1003とコンデンサ1004の一部とが、接地面に対して並列共振回路を形成することになり、この並列共振周波数が通過帯域内、或いは通過帯域近傍となるよう設計することにより、所望周波数の差動信号成分id1、id2は、接地面に対するインピーダンスが無限大に近づき、接地面に短絡されることなく出力端子に伝達される。即ち、差動信号成分id1、id2に関しては、図7(c)で示した動作と実質上同じになる。図10(c)に同相信号成分ic1、ic2に関する位相回路1001の等価回路を示す。同相信号成分に関しては、OUT1とOUT2とはほぼ同電位となり、コンデンサ1004は同相信号成分ic1、ic2に関しては仮想接地点を形成することができなく、OUT1とOUT2とは実質上オーブンとなる。ここで、コンデンサ1004の一部とは、仮想接地点までを意味する(図10(b)参照)。

【0066】よって、平衡型入出力端子OUT1、OUT2と接地面との間に配置されるインピーダンス素子と

してのインダクタ1002、1003のインピーダンスを十分小さい値に設計することにより、同相信号成分ic1、ic2は接地面に短絡され、平衡型入出力端子に伝達されることはない。

【0067】以上説明したように、本発明の実施の形態4における平衡型高周波デバイスは、位相回路として3つのインピーダンス素子を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイス実現することができる。

【0068】なお、本実施の形態においては、位相回路を構成するインピーダンス素子としてのインダクタ、コンデンサの個数や構成はこれに限るものではなく、また、インピーダンス素子804、805の素子値を実質上同じとしているが、これは必ずしも同じである必要がなく、回路構成により最適に選ばれるものであり、位相回路として動作する構成であれば、本発明と同様の効果が得られる。

【0069】また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されていても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成しも構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。

【0070】また、本実施の形態では、入力端子を不平衡型とし、出力端子を平衡型として説明したが、入力端子が平衡型であり、出力端子が不平衡型であっても構わない。また、入力端子と出力端子ともに平衡型であってもよい。

【0071】(実施の形態5)以下、本発明の実施の形態5の平衡型高周波デバイスについて図面を参照して説明する。ここでは、位相回路として、より具体的な回路構成を示す。図11に本発明の実施の形態5の平衡型高周波デバイス1101の構成を示す。図11において、平衡型高周波デバイス1101は、平衡型素子1102と位相回路1103とにより構成される。また、平衡型素子1102において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型端子である出力端子OUT1、OUT2である。

【0072】位相回路1103は、インピーダンス素子1104、1105、1106により構成される。インピーダンス素子1104、1105は出力端子間に直列に接続され、インピーダンス素子1104、1105の中点1107はインピーダンス素子1106を介して接地され、位相回路1103は出力端子間に接続される構成となる。ここで、インピーダンス素子1106のイン

ピーダンスの虚数部の極性は、インピーダンス素子1104、1105のインピーダンスの虚数部と極性が逆となる。また、インピーダンス素子1104、1105のインピーダンスは実質上同じ値である。以上の構成とすることにより不平衡型—平衡型入出力端子を有する平衡型高周波デバイスが得られる。

【0073】次に、具体的なインピーダンス素子を用いて、本発明の平衡型高周波デバイスの動作について説明する。図12は、本発明の平衡型高周波デバイスの動作説明図である。図12(a)に示すように、位相回路1201はインダクタ1202、1203、コンデンサ1204により構成される。図12(a)に示すように、入力端子INから平衡型素子1102に信号成分iが入力されると、平衡型素子1102からは、同相信号成分ic1、ic2と差動信号成分id1、id2が出力される。図12(b)に差動信号成分に関して、位相回路1201の等価回路を示す。図12(b)に示すように、差動信号成分id1、id2に関しては、インダクタ1202と1203の接続点1205は仮想接地点となるため、インダクタ1202、1203の値を十分大きくすることにより、接地面に対するインピーダンスを大きくすることができ、差動信号成分id1、id2は出力端子OUT1、OUT2に伝達される。

【0074】また、図12(c)に同相信号成分に関して、位相回路1201の等価回路を示す。図12(c)に示すように、同相信号成分ic1、ic2に関しては、インダクタ1202と1203の接続点1205は仮想接地点となるため、インダクタ1202とコンデンサ1204の一部、インダクタ1203とコンデンサ1204の一部とが所定の周波数において直列共振回路を形成するように設計することにより、同相信号成分は接地面に短絡され、出力端子OUT1、OUT2に伝達されることはない。ここで、コンデンサ1204の一部とは、等価的に並列接続となる一方のことを意味する(図12(c)参照)。

【0075】また、本発明の位相回路は、図13に示す構成でもよい。図13は、本発明の平衡型高周波デバイスの動作説明図である。図13(a)に示すように、位相回路1301はコンデンサ1302、1303、インダクタ1304により構成される。図13(a)に示すように、入力端子INから平衡型素子1102に信号成分iが入力されると、平衡型素子1102からは、同相信号成分ic1、ic2と差動信号成分id1、id2が出力される。図13(b)に差動信号成分id1、id2に関して位相回路1301の等価回路を示す。図13(b)に示すように、差動信号成分id1、id2に関しては、コンデンサ1302と1303の接続点1305は仮想接地点となるため、コンデンサ1302、1303の値を十分小さくすることにより、接地面に対するインピーダンスを大きくすることができ、差動信号成分

は出力端子OUT1、OUT2に伝達される。

【0076】また、図13(c)に同相信号成分ic1、ic2に関して位相回路1301の等価回路を示す。図13(c)に示すように、同相信号成分ic1、ic2に関しては、コンデンサ1302と1303の接続点1305は仮想接地点となるので、コンデンサ1302とインダクタ1304の一部、コンデンサ1303とインダクタ1304の一部とが所定の周波数において直列共振回路を形成するように設計することにより、同相信号成分は接地面に短絡され、出力端子OUT1、OUT2に伝達されることはない。ここで、インダクタ1304の一部とは、等価的に並列接続となる一方のことを意味する(図13(c)参照)。

【0077】以上説明したように、本発明の実施の形態5における平衡型高周波デバイスは、位相回路として3つのインピーダンス素子を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイス実現することができる。

【0078】なお、本実施の形態においては、位相回路を構成するインピーダンス素子としてのインダクタ、コンデンサの個数や構成はこれに限るものではなく、また、インピーダンス素子1104、1105の素子値を実質上同じとしているが、これは必ずしも同じである必要がなく、回路構成により最適に選ばれるものであり、位相回路として動作する構成であれば、本発明と同様の効果が得られる。

【0079】また、位相回路を形成する場合には、回路基板上の伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されていても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成しても構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。

【0080】また、本実施の形態では、入力端子を不平衡型とし、出力端子を平衡型として説明したが、入力端子が平衡型であり、出力端子が不平衡型であっても構わない。また、入力端子と出力端子ともに平衡型であってもよい。

【0081】(実施の形態6)以下、本発明の実施の形態6の平衡型高周波デバイスについて図面を参考して説明する。ここでは、平衡型高周波デバイスの具体的な構成について、平衡型素子として弹性表面波フィルタを用いた場合について述べる。図14に本発明の平衡型デバイスの構成を示す。図14において、平衡型高周波デバイス1401は、平衡型素子である弹性表面波フィルタ1402と位相回路1403により構成される。ま

た、弹性表面波フィルタ1402において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。さらに、出力端子間には位相回路1403が接続される。

【0082】弹性表面波フィルタ1402は、圧電基板1404上に、第1、第2、第3のインターディジタルトランスデューサ電極（以下、IDT電極とする）1405、1406、1407と第1、第2の反射器電極1408、1409により構成される。第1のIDT電極1405の一方の電極指は出力端子OUT1に接続され、第1のIDT電極1405の他方の電極指は出力端子OUT2に接続される。また、第2、第3のIDT電極1406、1407の一方の電極指は入力端子INに接続され、他方は接地される。以上の構成とすることにより不平衡型—平衡型入出力端子を有する平衡型高周波デバイスが得られる。

【0083】次に、本実施の形態における平衡型高周波デバイスの具体的な特性を示す。図15に示すのは、位相回路1403として図6に示す位相回路603を用いた時の平衡型高周波デバイス1401の特性である。ここで、位相回路603を構成する伝送線路604の長さは入／2であり、位相回路としての位相量は180°である。図15において、(a)は通過特性であり、(b)は通過帯域の振幅バランス特性であり、(c)は通過帯域の位相バランス特性である。図32に示す従来の特性に比べて、バランス特性は大幅に改善されており、ほぼ理想状態に近い特性となっている。また、通過特性に関しても、通過帯域高域側の減衰量が5dB程度改善している。

【0084】次に、伝送線路604の長さを変化させた場合について評価を行った。図16に示すのは、伝送線路604の長さを変えた時のバランス特性である。図16において、(a)は振幅バランス特性であり、(b)は位相バランス特性である。また、1601、1602はそれぞれ本実施の形態の弹性表面波フィルタにおける通過帯域内の振幅バランス特性における劣化の最大値と最小値であり、1603、1604はそれぞれ本実施の形態の弹性表面波フィルタにおける通過帯域内の位相バランス特性における劣化の最大値と最小値である。また、破線で示すのは、従来の弹性表面波フィルタにおけるバランス特性の劣化の最大値と最小値である。図16より、伝送線路長が入／4から3入／4の範囲で、バランス特性が改善している。また、位相量を3入／8から5入／8の範囲とすることで、振幅バランス特性がほぼ-5dB～+5dB、位相バランス特性がほぼ-0.5°～+0.5°の範囲となるより良好なバランス特性が得られる。

【0085】次に、他の構成の位相回路を用いた時の特性を示す。図17に示すのは、位相回路1403として

図9に示す位相回路901を用いた時の平衡型高周波デバイス1401の特性である。ここで、コンデンサ902、903のキャパシタンスはCg1、Cg2は実質上同じ値であり、通過帯域内周波数においてそのインピーダンスが3Ωとなるように設計されている。また、インダクタ904のインダクタンスLbは、Cg1とLb／2、Cg2とLb／2の並列共振周波数が通過帯域内になるように設計されている。

【0086】図17において、(a)は通過特性であり、(b)は通過帯域の振幅バランス特性であり、(c)は通過帯域の位相バランス特性である。図32に示す従来の特性に比べて、バランス特性は大幅に改善されており、ほぼ理想状態に近い特性となっている。また、通過特性に関しても、通過帯域高域側の減衰量が5dB程度改善している。

【0087】次に、コンデンサ902、903のインピーダンスが変化した場合の評価を行った。図18に示すのは、コンデンサ902、903のインピーダンスを端子の特性インピーダンスで割った規格化インピーダンスに対するバランス特性である。ここでは、平衡型出力端子の特性インピーダンスは50Ωであるので、それぞれの端子の特性インピーダンスは25Ωとしている。図18において、(a)は振幅バランス特性であり、(b)は位相バランス特性である。また、1801、1802はそれぞれ本実施の形態の弹性表面波フィルタにおける通過帯域内の振幅バランス特性における劣化の最大値と最小値であり、1803、1804はそれぞれ本実施の形態の弹性表面波フィルタにおける通過帯域内の位相バランス特性における劣化の最大値と最小値である。図18より、規格化インピーダンスが2以下の範囲で、バランス特性が改善している。

【0088】次に、さらに他の構成の位相回路を用いた時の特性を示す。図19に示すのは、位相回路1403として図10に示す位相回路1001を用いた時の平衡型高周波デバイス1401の特性である。ここで、インダクタ1002、1003のインダクタンスの値Lg1、Lg2は実質上同じ値であり、通過帯域内周波数においてそのインピーダンスが3Ωとなるように設計されている。また、コンデンサ1004のキャパシタンスCbは、Lg1と2Cb、Lg2と2Cbの並列共振周波数が通過帯域内になるように設計されている。

【0089】図19において、(a)は通過特性であり、(b)は通過帯域の振幅バランス特性であり、(c)は通過帯域の位相バランス特性である。図32に示す従来の特性に比べて、バランス特性は大幅に改善されており、ほぼ理想状態に近い特性となっている。また、通過特性に関しても、通過帯域高域側の減衰量が5dB程度改善している。

【0090】次に、インダクタ1002、1003のインピーダンスが変化した場合の評価を行った。図20に

示すのは、インダクタ1002、1003のインピーダンスを端子の特性インピーダンスで割った規格化インピーダンスに対するバランス特性である。ここでは、平衡型出力端子の特性インピーダンスは 50Ω であるので、それぞれの端子の特性インピーダンスは 25Ω としている。図20において、(a)は振幅バランス特性であり、(b)は位相バランス特性である。また、2001、2002はそれぞれ本実施の形態の弹性表面波フィルタにおける通過帯域内の振幅バランス特性における劣化の最大値と最小値であり、2003、2004はそれぞれ本実施の形態の弹性表面波フィルタにおける通過帯域内の位相バランス特性における劣化の最大値と最小値である。

【0091】図20より、規格化インピーダンスが2以下の範囲で、位相バランス特性が改善している。さらに、規格化インピーダンスが0.5以下の範囲では振幅バランス特性も改善できている。よって、規格化インピーダンスが2以下の範囲とするのがよく、好ましくは、規格化インピーダンスが0.5以下の範囲とすれば、バランス特性を改善することができる。

【0092】以上説明したように、本発明の実施の形態6における平衡型高周波デバイス1401は、位相回路として3つのインピーダンス素子を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイスを実現することができる。

【0093】また、本実施の形態では、位相回路として伝送線路を用いて説明したが、その伝送線路長が実質上 $\lambda/2$ となることが好ましい。これは、伝送線路長が $\lambda/2$ からずれるにつれて位相回路がインダクタやコンデンサとして動作することになり、出力端子側から平衡型素子をみた通過帯域近傍2101のインピーダンスが整合状態からずれるためである。例えば、伝送線路の長さが $3\lambda/8$ の場合には、図21(a)に示すように、通過帯域2101のインピーダンスは誘導性となる。この場合には、図22に示すように、位相回路2201は、出力端子間に、位相回路としての伝送線路604と整合回路としてのコンデンサ2202を並列に接続すればよい。この構成とすることにより、図21(b)に示すように、出力端子側から平衡型素子をみた通過帯域近傍2102のインピーダンスはミスマッチの中心となり、インピーダンス整合が実現できるものである。このように、位相回路は、インピーダンス整合を行う整合回路を含む構成としても構わない。

【0094】また、伝送線路の長さが $3\lambda/8$ ということとは、その位相量が 135° であり、この整合回路を附加することにより、位相量が 180° に近づき、実質上、伝送線路の長さが $\lambda/2$ に近づくと等価になる。よって、この整合回路を加えることにより、伝送線路の長さを短くでき、小型化が実現できるものである。

【0095】なお、本実施の形態においては、位相回路

を伝送線路、或いは3つのインピーダンス素子を用いて構成したが、この構成に限るものではない。また、インピーダンス素子としてのインダクタ、コンデンサの個数や構成もこれに限るものではなく、位相回路として動作する構成であれば、本発明と同様の効果が得られる。

【0096】また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されていても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成としても構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。

【0097】また、本実施の形態では、入力端子を不平衡型とし、出力端子を平衡型として説明したが、入力端子が平衡型であり、出力端子が不平衡型であっても構わない。また、入力端子と出力端子ともに平衡型であってもよい。

【0098】(実施の形態7)以下、本発明の実施の形態7の平衡型高周波デバイスについて図面を参照して説明する。ここでは、位相回路に整合回路が含まれる場合の具体的な構成について述べる。図23(a)に本発明の実施の形態7における平衡型高周波デバイスの構成を示す。図23(a)において、平衡型高周波デバイス2301は、平衡型素子2302と位相回路2303により構成される。また、平衡型素子2302において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。さらに、出力端子間には位相回路2303が接続される。

【0099】位相回路2303は、インピーダンス素子であるコンデンサ2304、2305、インダクタ2306と整合回路としてのインダクタ2307により構成される。この時、出力端子OUT1、OUT2はそれぞれコンデンサ2304、2305を介して接地され、インダクタ2306は出力端子間に接続され、位相回路2303は出力端子間に接続される構成となる。さらに、位相回路2303には、整合回路としてのインダクタ2307が含まれる。

【0100】インダクタ2306は差動信号成分に関して仮想接地点2308を形成する。よって、出力端子OUT1では、コンデンサ2304とインダクタ2306の一部とが、出力端子OUT2ではコンデンサ2305とインダクタ2306の一部とが、接地面に対して並列共振回路を形成することになり、この並列共振周波数を通過帯域内、或いは通過帯域近傍となるように設計することにより、所定の周波数の差動信号成分は、接地面に

対してインピーダンスが無限大に近づき、接地面に短絡されることなく出力端子に伝達される。即ち、差動信号成分に関しては、図7(c)で示した動作と実質上同じになる。

【0101】さらに、インダクタ2306は同相信号成分に関しては仮想接地点を形成することができない。よって、平衡型入出力端子OUT1、OUT2と接地面との間に配置されるインピーダンス素子としてのコンデンサ2304、2305のインピーダンスを十分小さい値に設計することにより、同相信号成分は接地面に短絡され、平衡型入出力端子に伝達されることはない。

【0102】以上説明したように、本実施の形態における位相回路2303はコンデンサ2304、2305とインダクタ2306により所定の周波数における共振回路が構成され、整合回路としてのインダクタ2307が含まれる構成であり、この場合においても、同相信号成分が低減され、優れたバランス特性を有する平衡型高周波デバイスを実現することができる。

【0103】また、インダクタ2307は、インダクタ2306に取り込むことも可能である。即ち、インダクタ2306とインダクタ2307の合成インダクタンス2309を用いればよい。この場合には、インダクタ2306とインダクタ2307は並列接続となるので、インダクタ2306、2307、合成インダクタ2309のインダクタンスをそれぞれL_b、L_m、L_tとすると、L_t = (L_b × L_m) / (L_b + L_m)となり、インダクタンスの値を小さくすることができる。また、素子個数を低減でき、回路構成の小型化が実現できるものである。

【0104】但し、この場合には、所定の周波数の意味合いが異なる。即ち、コンデンサ2304、2305のキャパシタンスをC_{g1}、C_{g2}すると、コンデンサ2304、2305、インダクタンス2306により形成される整合状態でのそれぞれの出力端子における差動信号成分の並列共振周波数f₁、f₂は、f₁ = 1 / {2π × √(L_b / 2) × √(C_{g1})}、f₂ = 1 / {2π × √(L_b / 2) × √(C_{g2})}となる。ここで、整合回路としてのインダクタ2307を含めると、全体としての並列共振周波数f_{1t}、f_{2t}は、f_{1t} = 1 / {2π × √(L_t / 2) × √(C_{g1})}、f_{2t} = 1 / {2π × √(L_t / 2) × √(C_{g2})}となり、見かけ上、所定の周波数からシフトするものである。

【0105】即ち、位相回路2303全体の並列共振周波数は通過帯域内、或いは通過帯域近傍からインダクタL_mの分だけずれることになるが、整合状態において、出力端子OUT1では、コンデンサ2304とインダクタ2306の一部とが、出力端子OUT2ではコンデンサ2305とインダクタ2306の一部とが、接地面に対して並列共振回路を形成して、コンデンサ2304、2305の接地面に対するインピーダンスが十分小さけ

れば、同相信号成分が低減できるという効果は同じである。ここで、インダクタ2306の一部とは、仮想接地面までのことを意味する。

【0106】なお、本実施の形態における回路構成はこれに限るものではなく、整合回路の動作、共振回路としての動作が本発明と実質上同じであれば、本発明と同様に、優れたバランス特性を有する平衡型高周波デバイスを実現できる。

【0107】また、インピーダンス素子としてのコンデンサの値C_{g1}、C_{g2}を実質上同じとし、インピーダンス素子としてのインダクタの値L_{g1}、L_{g2}を実質上同じとしているが、これは必ずしも同じである必要がなく、回路構成により最適に選ばれるものである。

【0108】(実施の形態8)以下、本発明の実施の形態8の平衡型高周波デバイスについて図面を参照して説明する。ここでは、平衡型高周波デバイスの具体的な特性について、平衡型素子として弾性表面波フィルタを用いた場合について述べる。図24に本発明の平衡型高周波デバイス2401の構成を示す。図24において、平衡型高周波デバイス2401は、平衡型素子である弾性表面波フィルタ2402と位相回路2403とにより構成される。また、弾性表面波フィルタ2402において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型入出力端子である出力端子OUT1、OUT2である。さらに、出力端子間には位相回路2403が接続される。

【0109】弾性表面波フィルタ2402は、圧電基板2404上に、第1、第2、第3のインターディジタルトランスデューサ電極(以下、IDT電極とする)2405、2406、2407と第1、第2の反射器電極2408、2409とにより構成される。第1のIDT電極2405は2つの分割IDT電極に分割され、第1、第2の分割IDT電極2410、2411の一方の電極指は出力端子OUT1、OUT2に接続される。第1、第2の分割IDT電極2410、2411の他方の電極指は電気的に接続され、それらの電極指は仮想接地される構成となる。また、第2、第3のIDT電極2406、2407の一方の電極指は入力端子INに接続され、他方は接地される。以上の構成とすることにより不平衡型-平衡型入出力端子を有する平衡型高周波デバイスが得られる。

【0110】本発明の実施の形態8における平衡型高周波デバイス2401においても、位相回路2403を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイス実現することができる。

【0111】なお、本実施の形態においては、位相回路としては、伝送線路、或いは3つのインピーダンス素子を用いて構成しても構わない。また、位相回路の構成はこれに限るものではなく、位相回路として動作する構成

であれば本発明と同様の効果が得られる。また、インピーダンス素子としてのインダクタ、コンデンサの個数や構成もこれに限るものではなく、位相回路として動作する構成であれば、本発明と同様の効果が得られる。

【0112】また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成しも構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。

【0113】また、本実施の形態では、入力端子を不平衡型とし、出力端子を平衡型として説明したが、入力端子が平衡型であり、出力端子が不平衡型であっても構わない。また、入力端子と出力端子ともに平衡型であってもよい。

【0114】(実施の形態9)以下、本発明の実施の形態9の平衡型高周波デバイスについて図面を参照して説明する。ここでは、平衡型高周波デバイスの具体的な特性について、平衡型素子として弹性表面波フィルタを用いた場合について述べる。図25に本発明の実施の形態9における平衡型高周波デバイス2501の構成を示す。図25において、平衡型高周波デバイス2501は、平衡型素子である弹性表面波フィルタ2502と位相回路2503とにより構成される。また、弹性表面波フィルタ2502において、入力側の端子は不平衡型入出力端子である入力端子INであり、出力側の端子は平衡型端子である出力端子OUT1、OUT2である。さらに、出力端子間には位相回路2503が接続される。

【0115】弹性表面波フィルタ2502は、圧電基板2504上に、第1、第2、第3のインターデジタルトランスデューサ電極(以下、IDT電極とする)2505、2506、2507と第1、第2の反射器電極2508、2509とにより構成される。第1のIDT電極2505の一方の電極指は入力端子INに接続され、他方は接地される。第2、第3のIDT電極2506、2507の一方の電極指は出力端子OUT1、OUT2に接続され、第2、第3のIDT電極2506、2507の他方の電極指は接地される。以上の構成とすることにより不平衡型-平衡型入出力端子を有する平衡型高周波デバイスが得られる。

【0116】本発明の平衡型高周波デバイス2501においても、位相回路2503を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイス実現することができる。

【0117】なお、本実施の形態においては、位相回路

としては、伝送線路、或いは3つのインピーダンス素子を用いて構成しても構わない。また、位相回路の構成はこれに限るものではなく、位相回路として動作する構成であれば本発明と同様の効果が得られる。また、インピーダンス素子としてのインダクタ、コンデンサの個数や構成もこれに限るものではなく、位相回路として動作する構成であれば、本発明と同様の効果が得られる。

【0118】また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成しも構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。

【0119】また、本実施の形態では、入力端子を不平衡型とし、出力端子を平衡型として説明したが、入力端子が平衡型であり、出力端子が不平衡型であっても構わない。また、入力端子と出力端子ともに平衡型であってもよい。

【0120】(実施の形態10)以下、本発明の実施の形態10の平衡型高周波デバイスについて図面を参照して説明する。図26に本発明の実施の形態10における平衡型高周波デバイス2601の構成を示す。ここでは、平衡型高周波デバイスの具体的な構成について、平衡型素子として半導体素子を用いた場合について述べる。図26において、平衡型高周波デバイス2601は、平衡型素子である半導体素子2602と位相回路2603、2608とにより構成される。また、半導体素子2602において、入力側の端子は平衡型入出力端子である入力端子IN1、IN2であり、出力側の端子は平衡型端子である出力端子OUT1、OUT2である。さらに、入力端子間には位相回路2603が接続されており、出力端子間には位相回路2608が接続される。

【0121】次に、半導体素子2602の構成について説明する。2604a、2604b、2605a、2605bはバイポーラトランジスタであり、2606a、2606bはインダクタである。入力端子IN1はDCカットキャパシタ2607aを介してバイポーラトランジスタ2604aのベースに接続され、入力端子IN2はDCカットキャパシタ2607bを介してバイポーラトランジスタ2604bのベースに接続される。バイポーラトランジスタ2604a、2604bのコレクタはバイポーラトランジスタ2605a、2605bのエミッタにそれぞれ接続され、バイポーラトランジスタ2605a、2605bのコレクタはDCカットキャパシタ2609a、2609bをそれぞれ介し、出力端子OU

T1、OUT2にそれぞれ接続される。バイポーラトランジスタ2604a、2604bのエミッタはインダクタ2606a、2606bを介してそれぞれ接地される。バイアス回路2610はバイポーラトランジスタ2604a、2604bのベースにバイアス電流を供給する。バイアス回路2611はバイポーラトランジスタ2605a、2605bのベースにバイアス電流を供給する。電源電圧Vccはチョークインダクタ2912a、2912bを介してバイポーラトランジスタ2605a、2605bのコレクタにそれぞれ供給される。以上の構成により、平衡型半導体デバイスは増幅器として動作する。

【0122】本発明の実施の形態10における平衡型高周波デバイス2601においても、位相回路2603、2608を用いることにより、同相信号成分を低減することができ、バランス特性の優れた平衡型高周波デバイスを実現することができる。

【0123】なお、本実施の形態においては、位相回路としては、伝送線路、或いは3つのインピーダンス素子を用いて構成しても構わない。また、位相回路の構成はこれに限るものではなく、位相回路として動作する構成であれば本発明と同様の効果が得られる。また、インピーダンス素子としてのインダクタ、コンデンサの個数や構成もこれに限るものではなく、位相回路として動作する構成であれば、本発明と同様の効果が得られる。

【0124】また、位相回路を形成する場合には、回路基板上での伝送線路やチップ部品を用いて構成しても構わないし、平衡型素子が実装される基板やパッケージに内蔵されても構わない。また、位相回路の一部を、電極パターンを複数の誘電体層上に形成して、この誘電体層を積層することにより構成される積層デバイス内に構成しも構わない。さらに、積層デバイスが他の回路機能を有する構成とすることにより、本発明の平衡型高周波デバイスと積層デバイスとを一体化して複合デバイスとして、平衡型高周波デバイスの多機能化、及び小型化が実現できるものである。

【0125】また、本実施の形態では、入力端子及び出力端子とともに平衡型として説明したが、入力端子または出力端子のいずれか一方が不平衡型であり、他方が平衡型であっても構わない。

【0126】また、本実施の形態においては、半導体素子は4つバイポーラトランジスタを用いて構成されたが、これに限るものではない。

【0127】また、本実施の形態では、半導体素子2602が増幅器である場合について説明したが、これに限らない。半導体素子2602はミキサや、発振器であっても構わない。要するに半導体素子2602は、平衡型端子を有する半導体デバイスであればよい。

【0128】(実施の形態11)以下、本発明の実施の形態11の平衡型高周波回路について図面を参照して説

明する。図27に示すのは、本発明の平衡型デバイスを用いた平衡型高周波回路2701のブロック図である。図27において、送信回路から出力される送信信号は、送信増幅器2702、送信フィルタ2703、スイッチ2704を介してアンテナ2705より送信される。また、アンテナ2705より受信された受信信号は、スイッチ2704、受信フィルタ2706、受信増幅器2707を介して受信回路に入力される。ここで、送信増幅器2702は平衡型であり、スイッチ2704は不平衡型であるので、送信フィルタ2703は不平衡-平衡型入出力端子を有する構成となる。また、受信増幅器2707は平衡型であり、スイッチ2704は不平衡型であるので、受信フィルタ2706は不平衡-平衡型入出力端子を有する構成となる。

【0129】本発明の平衡型デバイスを平衡型高周波回路2701の送信フィルタ2703、または受信フィルタ2706に、本発明の平衡型高周波デバイスを送信増幅器2702、または受信増幅器2707に適用することにより、バランス特性の劣化による送信時の変調精度劣化を抑えることができ、また、バランス特性の劣化による受信時の感度劣化を抑えることができ、高性能な平衡型高周波回路を実現することができる。

【0130】また、スイッチ2704が平衡型、送信増幅器2702、または受信増幅器2707が不平衡型の場合には、送信フィルタ2703、または受信フィルタ2706の平衡型と不平衡型の入出力端子を入れ替えることにより同様の効果が得られる。

【0131】また、平衡型高周波回路2701において、送信と受信とを切り換える手段としてスイッチ2704を用いて説明したが、これは共用器であっても構わない。

【0132】また、本実施の形態の平衡型高周波回路においては、回路基板上に本発明の位相回路を形成してもよい。例えば、図27において、回路基板上の平衡型伝送線路の間2708、2709に形成することにより、同相信号成分のクロストークによるバランス特性劣化を抑え、優れた平衡型高周波回路が実現できるものである。

【0133】また、本発明の実施の形態においては、平衡型高周波デバイスとして、弹性表面波フィルタや半導体素子を用いて説明したが、これに限るものではなく、バランス動作する他のデバイスにも適用できるものである。

【0134】また、高周波信号を取り扱うデバイスに関しては、周波数が高いほど、寄生成分が大きくなり、クロストークなどにより同相信号成分が増加しバランス特性の劣化がより大きくなる。よって、本発明の平衡型高周波デバイスに関しては、周波数が高いほどその効果も大きく、また、位相回路を形成する伝送線路やインピーダンス素子の素子サイズを小型化できるものである。

【0135】

【発明の効果】以上のお説明から明らかなように、本発明は、良好なバランス特性を有する平衡型高周波デバイス、平衡型高周波回路、位相回路、及び平衡度良好化方法を提供することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1における平衡型高周波デバイスの構成図

【図2】従来の弾性表面波フィルタにおけるバランス特性劣化原因解析の説明図

【図3】従来の弾性表面波フィルタにおけるバランス特性解析の特性図

(a) 振幅バランス特性図

(b) 位相バランス特性図

【図4】本発明の実施の形態1における平衡型高周波デバイスの動作説明図

【図5】本発明の実施の形態2における平衡型高周波デバイスの構成図

【図6】本発明の実施の形態3における平衡型高周波デバイスの構成図

【図7】本発明の実施の形態3における平衡型高周波デバイスの動作説明図

【図8】本発明の実施の形態4における平衡型高周波デバイスの構成図

【図9】(a) 本発明の実施の形態4における平衡型高周波デバイスの動作説明図

(b) 本発明の実施の形態4における差動信号成分に関する位相回路の等価回路を示す図

(c) 本発明の実施の形態4における同相信号成分に関する位相回路の等価回路を示す図

【図10】(a) 本発明の実施の形態4における平衡型高周波デバイスの動作説明図

(b) 本発明の実施の形態4における差動信号成分に関する位相回路の等価回路を示す図

(c) 本発明の実施の形態4における同相信号成分に関する位相回路の等価回路を示す図

【図11】本発明の実施の形態5における平衡型高周波デバイスの構成図

【図12】(a) 本発明の実施の形態5における平衡型高周波デバイスの動作説明図

(b) 本発明の実施の形態5における差動信号成分に関する位相回路の等価回路を示す図

(c) 本発明の実施の形態5における同相信号成分に関する位相回路の等価回路を示す図

【図13】(a) 本発明の実施の形態5における平衡型高周波デバイスの動作説明図

(b) 本発明の実施の形態5における差動信号成分に関する位相回路の等価回路を示す図

(c) 本発明の実施の形態5における同相信号成分に関する位相回路の等価回路を示す図

【図14】本発明の実施の形態6における平衡型高周波デバイスの構成図

【図15】(a) 位相回路603を用いた時の平衡型高周波デバイスの通過特性図

(b) 位相回路603を用いた時の平衡型高周波デバイスの振幅バランス特性図

(c) 位相回路603を用いた時の平衡型高周波デバイスの位相バランス特性図

【図16】(a) 位相回路603を用いた時の平衡型高周波デバイスの振幅バランス特性図

(b) 位相回路603を用いた時の平衡型高周波デバイスの位相バランス特性図

【図17】(a) 位相回路901を用いた時の平衡型高周波デバイスの通過特性図

(b) 位相回路901を用いた時の平衡型高周波デバイスの振幅バランス特性図

(c) 位相回路901を用いた時の平衡型高周波デバイスの位相バランス特性図

【図18】(a) 位相回路901を用いた時の平衡型高周波デバイスの振幅バランス特性図

(b) 位相回路901を用いた時の平衡型高周波デバイスの位相バランス特性図

【図19】(a) 位相回路1001を用いた時の平衡型高周波デバイスの通過特性図

(b) 位相回路1001を用いた時の平衡型高周波デバイスの振幅バランス特性図

(c) 位相回路1001を用いた時の平衡型高周波デバイスの位相バランス特性図

【図20】(a) 位相回路1001を用いた時の平衡型高周波デバイスの振幅バランス特性図

(b) 位相回路1001を用いた時の平衡型高周波デバイスの位相バランス特性図

【図21】(a) 位相回路601を用いた時のインピーダンス特性図

(b) 位相回路2201を用いた時のインピーダンス特性図

【図22】位相回路に整合回路が含まれる構成図

【図23】(a) 本発明の実施の形態7における平衡型高周波デバイスの構成図

(b) 整合回路を含む位相回路を有する平衡型高周波デバイスの構成図

【図24】本発明の実施の形態8における平衡型高周波デバイスの構成図

【図25】本発明の実施の形態9における平衡型高周波デバイスの構成図

【図26】本発明の実施の形態10における平衡型高周波デバイスの構成図

【図27】本発明の実施の形態11における平衡型高周波回路の構成図

【図28】従来の平衡型高周波デバイスの構成図

【図29】従来の平衡型高周波デバイスの整合回路を含む構成図

(a) 整合回路が1つのインピーダンス素子である場合の構成図

(b) 整合回路が2つのインピーダンス素子である場合の構成図

【図30】従来の弾性表面波フィルタの構成図

【図31】従来の弾性表面波フィルタの整合回路を含む構成図

【図32】(a) 従来の弾性表面波フィルタの通過特性図

(b) 従来の弾性表面波フィルタの振幅バランス特性図

(c) 従来の弾性表面波フィルタの位相バランス特性図

【符号の説明】

101 平衡型高周波デバイス

102 平衡型素子

103 位相回路

201 弹性表面波フィルタ

202 理想的な弾性表面波フィルタ

203, 204 容量成分

501 平衡型高周波デバイス

502 平衡型素子

503, 504 位相回路

601 平衡型高周波デバイス

602 平衡型素子

603 位相回路

604 伝送線路

801 平衡型高周波デバイス

802 平衡型素子

803 位相回路

804, 805, 806 インピーダンス素子

901 位相回路

902, 903 コンデンサ

904 インダクタ

905 仮想接地点

1001 位相回路

1002, 1003 インダクタ

1004 コンデンサ

1005 仮想接地点

1101 平衡型高周波デバイス

1102 平衡型素子

1103 位相回路

1104, 1105, 1106 インピーダンス素子

1201 位相回路

1202, 1203 インダクタ

1204 コンデンサ

1205 接続点

1301 位相回路

1302, 1303 コンデンサ

1304 インダクタ

1305 接続点

1401 平衡型高周波デバイス

1402 弹性表面波フィルタ

1403 位相回路

1404 圧電基板

1405 第1のIDT電極

1406 第2のIDT電極

1407 第3のIDT電極

1408 第1の反射器電極

1409 第2の反射器電極

1601, 1801, 2001 従来の弾性表面波フィルタの振幅バランス特性劣化の最大値

1602, 1802, 2002 従来の弾性表面波フィルタの振幅バランス特性劣化の最小値

1603, 1803, 2003 従来の弾性表面波フィルタの位相バランス特性劣化の最大値

1604, 1804, 2004 従来の弾性表面波フィルタの位相バランス特性劣化の最小値

2101, 2102 通過帯域周波数近傍を示す領域

2201 位相回路

2202 コンデンサ

2301 平衡型高周波デバイス

2302 平衡型素子

2303 位相回路

2304, 2305 コンデンサ

2306 インダクタ

2307 整合回路としてのインダクタ

2308 仮想接地点

2309 合成インダクタ

2401 平衡型高周波デバイス

2402 弹性表面波フィルタ

2403 位相回路

2404 圧電基板

2405 第1のIDT電極

2406 第2のIDT電極

2407 第3のIDT電極

2408 第1の反射器電極

2409 第2の反射器電極

2410 第1の分割IDT電極

2411 第2の分割IDT電極

2501 平衡型高周波デバイス

2502 弹性表面波フィルタ

2503 位相回路

2504 圧電基板

2505 第1のIDT電極

2506 第2のIDT電極

2507 第3のIDT電極

2508 第1の反射器電極


2509 第2の反射器電極

2601 平衡型高周波デバイス

2602 半導体素子
 2603 位相回路
 2604a, 2604b, 2605a, 2605b バイポーラトランジスタ
 2606a, 2606b インダクタ
 2607 DCカットキャパシタ
 2608 バイパスキャパシタ
 2609a, 2609b DCカットキャパシタ
 2610, 2611 バイアス回路
 2612a, 2612b チョークインダクタ
 2701 平衡型高周波回路
 2702 送信増幅器
 2703 送信フィルタ
 2704 スイッチ
 2705 アンテナ
 2706 受信フィルタ
 2707 受信増幅器
 2708, 2709 平衡型伝送線路
 2801, 2901 平衡型高周波デバイス


2902, 2904, 2905 整合回路
 2903 平衡型高周波デバイス
 3001 弾性表面波フィルタ
 3002 圧電基板
 3003 第1のIDT電極
 3004 第2のIDT電極
 3005 第3のIDT電極
 3006 第1の反射器電極
 3007 第2の反射器電極
 3101 弾性表面波フィルタ
 3102 圧電基板
 3103 第1のIDT電極
 3104 第2のIDT電極
 3105 第3のIDT電極
 3106 第1の反射器電極
 3107 第2の反射器電極
 3108 第1の分割IDT電極
 3109 第2の分割IDT電極
 3110 インダクタ

【図1】




【図3】


(a)




(b)




【図4】




【図2】




【図5】




【図6】




(a)




(b)






【図8】






(c)





【図9】



【図10】




【図11】








【図14】





【図12】



(a)




【図16】




【図18】


【図15】




【図20】




【図17】




【図21】




【図19】




【図22】




【図23】




【図25】




(a)




(b)




【図24】




【図26】




【図27】




(a)




(b)




【図28】



【図30】




【図31】




【図32】


(a)



(b)



(c)



フロントページの続き

(72) 発明者 石崎 俊雄
大阪府門真市大字門真1006番地 松下電器
産業株式会社内

Fターム(参考) 5J097 AA12 BB15 KK01 KK02 KK04
LL03 LL07